Requested Patent:

JP2202637A

Title:

MEMORY MANAGEMENT IN HIGH-PERFORMANCE FAULT-TOLERANT COMPUTER SYSTEM. :

Abstracted Patent

EP0372578, A3:

Publication Date:

1990-06-13 ;

Inventor(s):

PEET CHARLES E JR; HORST ROBERT W; MEHTA NIKHIL A; ALLISON JOHN DAVID; CUTTS RICHARD W JR; DEBACKER KENNETH C; JEWETT DOUGLAS E ;

Applicant(s):

TANDEM COMPUTERS INC (US):

Application Number:

EP19890122707 19891208 :

Priority Number(s):

US19880282469 19881209; US19880282540 19881209; US19880283573 19881213 ;

IPC Classification:

G06F11/16; G06F11/18;

Equivalents:

AU5202790, AU628497, CA2003342, JP7013789

ABSTRACT:

A computer system in a fault-tolerant configuration employs three identical CPUs executing the same instruction stream, with two identical, self-checking memory modules storing duplicates of the same data. Memory references by the three CPUs are made by three separate busses connected to three separate ports of each of the two memory modules. The three CPUs are loosely synchronized, as by detecting events such as memory references and stalling any CPU ahead of others until all execute the function simultaneously, interrupts can be synchronized by ensuring that all three CPUs implement the interrupt at the same point in their instruction stream. Memory references via the separate CPU-to-memory busses are voted at the three separate ports of each of the memory modules. I/O functions are implemented using two identical I/O busses, each of which is separately coupled to only one of the memory modules. A number of VO processors are coupled to both VO busses. Each CPU has its own fast cache and also local memory not accessible by the other CPUs. A hierarchical virtual memory management arrangement for this system employs demand paging to keep the most-used data in the local memory, page-swapping with the global memory. Page swapping with disk memory is through the global memory, the global memory is used as a disk buffer and also to hold pages likely to be needed for loading to local memory. The operating system kernel is kept in local memory. A private-write area is included in the shared memory space in the memory modules to allow functions such as software voting of state information unique to CPUs. All CPUs write state information to their private-write area, then all CPUs read all the private-write areas for functions such as detecting differences in interrupt cause or the like.

19日本国特許庁(JP)

⑩特許出願公開

◎ 公 開 特 許 公 報 (A) 平2-202637

動Int.Cl.⁵ 識別配号 庁内整理番号 **@**公開 平成2年(1990)8月10日 G 06 F 11/18 3 1 0 E 7368−5B 15/16 3 3 0 Z 6745−5B 4 7 0 J 6745−5B

審査請求 未請求 請求項の数 44 (全47頁)

❷発明の名称 フオールトトレラントコンピユータにおけるメモリ管理システム

②特 願 平1-322462

❷出 願 平1(1989)12月11日

⑫発 明 者 リチヤード・ダブリユ アメリカ合衆国 78626 テキサス、ジョージタウン、エ

ー・カツツ・ジユニア ルム・ストリート 1312番

@発 明 者 チヤールズ・イー・ビ アメリカ合衆国 78753 テキサス、オースチン、オーク ート・ジユニア ブルック・ドライブ 11920番

の出 願 人 タンデム・コンピュー アメリカ合衆国 95014 カリフオルニア、キューパーテ

ターズ・インコーポレ イノ、ノース・タンタウ・アベニュー 10435番 イテッド

四代 理 人 弁理士 青山 葆 外1名

最終頁に続く

明 相 曹

1. 発明の名称

フォールトトレラントコンピュータにおけるメ モリ管理システム

2. 特許請求の範囲

(1) それぞれ阿一の命令ストリームを実行し、 ページングとともに仮想メモリのアドレス指定を 用いる多重CPUを備え、

上紀各CPUは、畝CPUによってのみアクセス可能であり選択されたページを収容するローカルメモリを有し、

すべての上記CPUによってアクセス可能なグ ローパルメモリを備え、

上記ローカルメモリは上記グローバルメモリよりも短いアクセス時間を有し、上記グローバルメモリは選択されたページを収容し、最も使用されるページを上記各CPUの上記ローカルメモリにおいて維持するための要求時に上記ローカルメモリとの間でページのスワッピングが行われることを特徴とするコンピュータシステム。

- (2)上記システムはさらに、上記グローパルメモリに接続されかつ上記グローパルメモリよりも長いアクセス時間を有するディスクメモリを備え、上記ディスクメモリは、上記仮想メモリのアドレス指定によって定義されたページを収容し、要求時に上記グローパルメモリとローカルメモリとの間でページのスワッピングが行われることを特徴とする請求項1記載のシステム。
- (3) 上記システムはさらに、上記各CPUのために上記ローカルメモリに格納された核を有するオペレーティングシステムを備えたことを特徴とする請求項!記載のシステム。
- (4)上記各CPUは、上記ローカルメモリのアクセス時間よりも短いアクセス時間を有する独立 したキャッシュメモリを有することを特徴とする 請求項1記載のシステム。
- (5) 上記複数のCPUに互いに独立にクロック が供給され、上記複数のCPUは上記グローパル メモリをアクセスする時に同期化され、上記グロ ーパルメモリは2重化されることを特徴とする請

* 求項 | 記載のシステム。

(6)上記グローバルメモリは、上記グローバル メモリを介してのみアクセス可能である入出力手 段に接続され、上記グローバルメモリは上記複数 のCPUによる入出力要求をステージングするた めに用いられることを特徴とする請求項1記載の システム。

(7)ページングとともに仮想メモリのアドレス 指定を用いて同一の命令ストリームを多量CPU において実行するステップと、

上記命令ストリームの実行において上記各CP Uによってローカルメモリをアクセスするステァ ブを備え、上記各ローカルメモリは選択されたペ ージを上記ローカルメモリに格納するために上記 複数のCPUの1つによってのみアクセス可能で あり、

上記命令ストリームの実行時にすべての上記C PUによってグローバルメモリをアクセスするステップを備え、

上記グローバルメモリはすべてのCPUによっ

含むことを特徴とする請求項7記載の方法。

(10)上記各CPUは、上記ローカルメモリの アクセス時間よりも短いアクセス時間を有する独 立したキャッシュメモリを有することを特徴とす る請求項7記載の方法。

(11)上記複数のCPUに互いに独立にクロックを供給するステップを含み、上記グローバルメモリをアクセスする時に上記複数のCPUを同期化するステップを含み、上記グローバルメモリは2重化されることを特徴とする請求項7記載の方法。

(12)上記グローバルメモリは、上記グローバルメモリを介してのみアクセス可能な入出力手段 に接続され、ステージングのために上記グローバ ルメモリを用いて上記複数のCPUと上記入出力 手段との間でデータの転送を行うステップを含む ことを特徴とする請求項7記載の方法。

(13) 核を有するオペレーティングシステムの 制御のもとでページングとともに仮想メモリのア ドレス指定を用いてマルチプロセッサにおいて同 てアクセス可能であって、要求時に上記ローカル メモリとの間でページのスワッピングが行われる グローパルメモリに選択されたページを格納し上 配各CPUの上記ローカルメモリにおいて最も使 用されるページを維持するために、上記ローカル メモリはグローパルメモリよりも短いアクセス時 間を有することを特徴とするコンピュータシステ ムを動作させるための方法。

(8)上記方法はさらに、上記グローバルメモリ に接続されるディスクメモリにページを格納する ステップを含み、上記ディスクメモリは上記グローバルメモリよりも長いアクセス時間を有し、上記ディスクメモリに格納されるページは、上記仮 想メモリのアドレス指定によって定義されかつ要 求時に上記グローバルメモリとローカルメモリとの関でページのスワッピングが行われることを特 番とする無東用 7記載の方法。

(9)上記各CPUのための上記ローカルメモリ に格納される彼を有するオペレーティングシステ ムのもとで上記命令ストリームを実行することを

一の命令ストリームを実行するステップと、 上記命令ストリームの実行時に各プロセッサによってローカルメモリをアクセスするステップを備え、上記各ローカルメモリは、上記ローカルメモリに選択されたページを格納しかつ上記オペレーティングシステムの上記核を格納するために上記複数のプロセッサの1つによってのみアクセス可能であり、

上記命令ストリームの実行時にすべての上記プロセッサによって2重化されたグローバルメモリをアクセスするステップを備え、上記グローバルメモリはすべての上記プロセッサによってアクセス可能であり、上記ローカルメモリは、最も使用されるページを上記各プロセッサの上記ローカルメモリにおいて維持するために上記ローカルメモリとの間でページのスワッピングが行われた上記グローバルメモリに選択されたページを協対するために、上記グローバルメモリよりも短いアクセス時間を有し、

上記グローパルメモリに接続されるディスクメモリにページを格納するステップを備え、上記ディスクメモリは上記グローパルメモリよりも長いアクセス時間を有し、上記ディスクメモリに 納されるページは、上記オペレーティングシステムを用いる上記仮想メモリのアドレス指定によって定義され、かつ要求時に上記グローパルメモリと上記ローカルメモリとの間でページのスワッピングが行われることを特徴とするコンピュータシステムを動作させるための方法。

(14)上記各プロセッサは、上記ローカルメモ リのアクセス時間よりも短いアクセス時間を有す る独立したキャッシュメモリを有することを特徴 とする請求項13記載の方法。

(15)上記複数のプロセッサに互いに独立にクロックを供給するステップを含み、また、上記グローバルメモリに対するアクセス時に上記複数のプロセッサを同期化するステップを含むことを特徴とする原求項13記載の方法。

(16)上記グローパルメモリは上記グローパル

シュコントローラを備えたことを特徴とするコン ピュータシステム。

(18)上記りフレッシュコントローラは、上記各CPUにおける上記命令ストリームにおいて同一の命令を実行する時に上記りフレッシュを初期化することを特徴とする請求項17記載のシステム。

(19)上記複数のCPUは、すべての上記CP Uによってアクセス可能な共通のメモリに対する アクセスをポートすることによって疑く同期化さ れることを特徴とする請求項17記載のシステム。 (20)3個の上記CPUが存在し、上記3個の CPUは2重化された共通のグローバルメモリを アクセスすることを特徴とする請求項17記載の システム。

(21)命令ストリームを実行するCPUを備え、 上記CPUは実行サイクルを備えるためにクロッ クが供給され、上記CPUはいくつかの命令実行 の履行を待機する間にストールサイクルを実行し、

上記CPUは、実行サイクルを計数するがスト

メモリを介してのみアクセス可能である入出力手 段に接続され、ステージングのために上記グロー パルメモリを用いて上記複数のプロセッサと上記 入出力手段との間でデータを転送するステップを 含むことを特徴とする請求項13記載の方法。

(17) それぞれ命令ストリームを実行する複数 のCPUを備え、上記複数のCPUは複数の実行 サイクルを備えるために互いに独立にクロックが 供給され、上記複数のCPUはいくつかの命令実 行の履行を特徴する間ストールサイクルを実行し、

上記各CPUは、実行サイクルを計数するがストールサイクルを計数しない部上のカウンタを有するとともに、ストールサイクルを計数するための第2のカウンタを有し、

上記各CPUは周期的なリフレッシュを要求するローカルメモリを有し、

上記館1と第2のカウンタに応答し上記ローカルメモリのリフレッシュを初期化し上記館2のカウンタの出力に依存して所定数のリフレッシュサイクルを実行するための各CPUのためのリフレッ

ールサイクルを計数しない第1のカウンタを育するとともに、ストールサイクルを計数するための第2のカウンタを有し、

上記CPUは周期的なりフレッシュを要求する メモリを有し、

上記第1と第2のカウンタに応答して上記メモリのリフレッシュを初期化し上記第2のカウンタの出力に依存して所定数のリフレッシュサイクル実行するための上記CPUのためのリフレッシュコントローラを備えたことを特徴とするコンピュータシステム。

(22)第3のカウンタは、上記第2のカウンタがオーパーフローする回数を計数し、上記リフレッシュサイクルの数は上記第3のカウンタの内容によって決定されることを特数とする請求項21記載のシステム。

(23) 上記第1のカウンタは、与えられた時間 周期において上記ローカルメモリによって必要な リフレッシュサイクルの数に関係するサイズを有 することを特徴とする請求項21記載のシステム。 (24) 複数のCPUのそれぞれにおいて命令ストリームを実行するステップを備え、上記複数のCPUは複数の実行サイクルを備えるために互いに独立にクロックが供給され、上記複数のCPUはいくつかの命令実行の履行を待機する間にストールサイクルを実行し、

第1のカウンタにおいて上記各CPUにおける 実行サイクルを計数するがストールサイクルを計 数せず、第2のカウンタにおいて上記各CPUに おけるストールサイクルを計数するステップと、

上記各CPUが周期的なりフレッシュを要求するローカルメモリもアクセスするステップと、

上記第1と第2のカウンタに応答して上記第2 のカウンタの出力に依存して所定数のリフレッシュ サイクルを実行するために上記各CPUのための 上記ローカルメモリのリフレッシュを初期化する ステップとを備えたことを特徴とするコンピュー タシステムを動作させるための方法。

(25)上記りフレッシュを初期化するステップ は、上記各CPUにおける上記命令ストリームに

によって上記各CPUによって上記状態情報に対して同じであるか否かの評価を行うことを特徴と するコンピュータシステム。

(29) 複数の上記プライベートメモリ空間が存在し、上記プライベートメモリ空間の1つは上記 複数のCPUの各1つのために用いられることを 特数とする請求項28記載のシステム。

(30)上記複数のCPUによる上記共通メモリ へのメモリアクセスは、実行される前に、上記共 通メモリによってポートされることを特徴とする 鉄水項28記載のシステム。

(31)上記複数のCPUによる上記プライベートメモリへのメモリアクセスは、データではなくアドレスを比較してポートされることを特徴とする請求項30記載のシステム。

(32) 上記各CPUのための上記プライペード メモリは、上記複数のCPUによって実行される 命令と関連する同一の論理アドレスを有するが、 上記共通メモリに対してアドレス指定する前に上 記名プライペートメモリのための唯一のアドレス おける同一の命令の実行時において行われること を特徴とする譲求項24記載の方法。

(26)上記複数のCPUは、すべての上記CP Uによってアクセス可能である共通のメモリへの アクセスをボートすることによって級く同期化さ れることを幹数とする請求項24記載の方法。

(27)3個の上記CPUが存在し、上記3個の CPUは2貫化された共通のグローバルメモリを アクセスすることを特徴とする請求項24記載の 方法。

(28)同一の命令ストリームを実行するマルチ CPUと、

すべての上記CPUによってアクセスされるメモリ空間を有する共通メモリと、

1個のCPUによってのみ書き込み可能な上記 各CPUのための状態情報を格納するための上記 共通メモリにおけるプライベートメモリ空間と、

すべての上記CPUによって読み出し可能であるすべての上記CPUのための上記プライベート メモリ空間における上記状態情報とを備え、これ

に翻訳されることを特徴とする請求項28配款の システム。

(33) 多重CPUを有するコンピュータシステ ムであって、

すべての上記多重CPUによってアクセスされるメモリ空間を有する分割されたメモリと、

上記多重CPUの各1つはまた状態情報を格納するための上記分割されたメモリにおいて独立したプライベートライトメモリ空間を有し、上記各プライベートライトメモリ空間は上記多重CPUの1つによってのみ書き込み可能であり、

上記マルチCPUの各1つのための上記プライベートライトメモリ空間は、すべての上記多重C PUによって読み出し可能であることを特徴とするコンピュータシステム。

(34)上記多重CPUは同一の命令ストリーム を実行することを特徴とする辞求項33記載のシステム。

(35) 上記分割されたメモリは、上記多重CP Uによる上記分割されたメモリへ行われるメモリ 要求をポートすることを特徴とする請求項34記 並のシステム。

(36)上記分割されたメモリは、データではなくアドレスを比較することによって、上記プライベートメモリライト空間に対してなされるライト要求をボートすることを特徴とする請求項33記載のシステム。

(37)多重プロセッサを有するコンピュータシステムを動作させるための方法であって、

すべての上記多重プロセッサによってアクセス されるメモリ空間を有する分割されたメモリに上 記名多重プロセッサによってデータを格納するス テップと、

1個の多質プロセッサによってのみ書き込み可能である各多質プロセッサのためのプライベートメモリ空間に上記多重プロセッサの各1つによって情報をまた格納するステップとを備えたことを特徴とする方法。

(38)上記多重プロセッサの各1つにおいて国 一の命令ストリームを実行するステップを含む請

上記プライベートメモリ空間における上記情報を 読み出すステップを含むことを特徴とする請求項 3 7記載の方法。

(43)上記方法は、上記多重プロセッサの各1 つにおいて同一の命令ストリームを実行するステップを含み、上記データを格納するステップは、上記多重プロセッサによって行われる上記分割されたメモリへのメモリ要求をボートすることを含むことを特徴とする請求項42記載の方法。

(44)上記多重プロセッサは、メモリ要求をポートする場合に、疑く同期化されることを特徴とする請求項43記載の方法。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、コンピュータシステムに関し、より 詳しくは、多重CPUを有するフォールトトレラ ント (fault tolerant) コンピュータにおいて用 いられるメモリ管理システムに関する。

(従来の技術と発明が解決しようとする麒羅) 高信額性のデジタル処理、冗長性を用いた様々 京項37記載の方法。

(39)上記データを格納するステップは、上記 多重プロセッサによってなされる上記分割された メモリへのメモリ要求をポートすることを特徴と する頭文項37記載の方法。

(40) プライベートメモリ空間に情報を格納するステップは、上記各多量プロセッサによってすべての上記プライベートメモリ空間に対するライト要求を行うことを含むが、上記各プライベートメモリ空間と関連する各ライト要求に対して1個のプロセッサに対してのみライト要求を実行することを含むことを特数とする請求項37記載の方法。

(41)上記方法はさらに、上記多重プロセッサ の各1つによって上記プライベートメモリ空間か ら上記情報に対して等しいか否かの評価を行うス テップを含むことを特徴とする請求項37記載の 方法。

(42)上記方法はさらに、上記各多重プロセッ サによってすべての上記多重プロセッサのために

なコンピュータアーキテクチャにおいて達成され る。例えば、TMR(3重・モジュラ・冗長件) システムは、同じ命令のストリーム(流れ)を実 行する3個のCPUを、機能を重複する3個の分 誰した主メモリユニットと分離した入出力(以下、 1/0という。) 装置とともに使用できる。その ため、もし各タイプの要素の中の1つが誤りをし ても、システムは動作し続ける。他のフォールト トレラントタイプのシステムが、カッツマン等に 対して発行されタンデム・コンピューターズ・イ ンコーポレイテッドに対して譲渡された「多重プ ロセッサシステム」と題する米国特許第4.22 8, 496号に示される。様々な方法が、冗長性 システムにおいて装置を同期させるために使用さ れて来た。例えば、「多重プロセッサを同期させ るための方法と装置」と題するアール・ダブリュ ク・ホーストにより1987年11月9日に出順 ・され、何様にタンデム・コンピューターズ・イン コーポレイテッドに譲渡された米国特許出額第1 18,503号において、「緩い」同期法が開示

されているが、これは、「フォールトトレラント 計算のための中央処理装置」と題されストラス・ コンピュータ・インコーポレイテッドに譲渡され た米国特許第4. 453, 215号において示さ れているような単独のクロックを用いたロック・ ステップ同期を使用した他のシステムと対照的で ある。「同期ポーティング (synchronization voting) 」と呼ばれる技法がデビス (Davies) 及 ぴウエイカリ(Wakerly)薯「冗長性システムに おける何期とマッチング」(IEEEトランザク ションズ・オン・コンピュータ(IEEE Transactions on computer) , 1978年6月号 531-539ページ) に関示されている。冗長 性のフォールトトレラントシステムにおける割り 込み両期の方法が、ヨンディ(Yondea)ほか著「綾 く同期したTMRシステムのための割り込み取り 扱いの実行」(フォールトトレラント計算につい ての第15回年次シンポジウムのプロシーディン グ(1985年6月)246-251ページ) に 関示されている。「フォールトトレラントリアル

テムの分野でもなされ、すなわち、標準的オペレ ーティングシステムを利用できる必要がある。

したがって、この発明の主な目的は、特にフォ ールトトレラントタイプの改良された高信額性コ ンピュータシステムを提供することである。この 発明の他の目的は、改良された冗長性でフォール トトレラントタイプのコンピュータシステムであっ て、高性能と低コストが両立するものを提供する ことである。特に、改良されたシステムが、高度 に冗長なシステムにおいて通常生じる実行負荷を 避けることが好ましい。この発明の別の目的は、 速度とソフトウェアの腎立性とともに低額性につ いて選定される場合に、性能が改良されている一 方、コストも他のより低い性能のコンピュータシ ステムと同じぐらいである高信頼性コンピュータ システムを提供することである。この発明のさら に他の目的は、デマンドページングを用いた仮想 メモリ管理を使用し、保護された(上位からの監 視、すなわち「核(カーネル:kernel)」)モー ドを備えたオペレーティングシステムを実行でき

タイムクロック」と題する米国特許第4.644.498号は、TMRコンピュータシステムにおける使用のための3重モジュラ冗長性クロック 成を開示している。「多重に冗長なコンピュータのフレーム同期」と題する米国特許第4.733.353号は、同期フレームを実行することにより周期的に同期される別々のクロックで動作するCPUを用いる同期法を開示している。

25MHzで動作するインテル80386やモトローラ68030のような高性能マイクロブはたって、高速クロックと大きな能力を備えて、対モリ、ディスクドライブなどのコンピュータシステムの他の大きなどのコンピュータを振っため、高低変なった。このため、高低変なのプロセッサが同じ傾向に追随することが好きないないる。さらに、コンピュータを楽にむけいないくつかのオペレーティングシステムでの様単には、アブリケーションソフトウエアの利用性を大きくな大した。そのため、四様な要求が高信頼性シス

る高信額性コンピュータシステムを提供することである。とくに、オペレーティングシステムは、 多重プロセスの実行が、すべて高レベルの性能で可能でなければならない。この発明のさらに別の目的は、故障システム部品を検出できオフラインでそれらを交換でき、システムをダウンさせることなく補修されたシステム部品を再就合できる高信額性冗長性コンピュータシステムを提供することである。

(課題を解決するための手段、作用及び発明の効果)

この発明の一実施例によれば、コンピュータシステムは、典型的には同じ命令ストリームを実行する3個の同一のCPUを使用し、同じデータの複製を格納する2個の同一の自己診断メモリモジュールを備える。したがって、古典的TMRシステムにおけるような3個のCPUと3個のメモリよりはむしろ、3個のCPUと2個のメモリの構成が使用される。3個のCPUによるメモリ参照(memory reference)は、2個のメモリの各の3個

の別のポートに接続された3個のパスにより行わ れる。フォールトトレラント動作の実行負荷を全 CPU自身に暴することを避けるため、また、フォ ールトトレラントクロック動作の費用、複 さ及 びタイミングの問題を謀することを避けるため、 3個のCPUはそれぞれ、それ自身のために独立 したクロックを別々に備えるが、メモリ参照のよ うなイベント (event) を検出することにより、 すべてのCPUが、同時に機能を実行するまで他 のCPUの前にある任堂のCPUをストールする ことにより、缺く同期されている。割り込みもま た、全CPUに同期され、全CPUが命令ストリ. ームの同じ点で割り込みを実行することを保証す る。別々のCPU-メモリ・パスを介しての3個 の非同期のメモリ参照は、メモリ要求のときに各 メモリモジュールの3個の別々のポートでポート されるが、リードデータは、全CPUに戻された ときにボートされない。

2個のメモリは、共に、全CPUまたは全I/O(すなわち入力/出力)パスから受け取ったす

ボートされないリードデータの戻りと重なったア クセスの特徴は、高性能のフォールトトレラント 動作を、最小の複雑さと費用で可能にする。

Ⅰ/0歳能は、2つの同一のⅠ/0パス(各パ スはただ1個のメモリモジュールと別々に接続さ れる)を用いて実行される。多数の1/0プロセッ サが2つの1/0パスに接続され、1/0装置は、 複数の対の1/0プロセッサに接続されるが、た だ1個の1/0プロセッサによってアクセスされ る。【何のプモリモジュールがプライマリとして 表されるので、このモジュールのためのただ1個 の『/Oパスが、全『/Oプロセッサを制御する。 そして、メモリモジュールと1/Oとの間のトラ フィックは、ボート (vote) されない。全CPU は全1/0プロセッサをメモリモジュールを介し てアクセスできる。(ここで、各アクセスは、ま さにメモリアクセスがボートされるようにポート される。)しかし、全1/0プロセッサは、金メ モリモジュールをアクセスできるだけであり、全 C P Uをアクセスできない。全 I /O プロセッサ

べてのライト要求を実行するので、両メモリは、 最新に保たれる。しかし、ただ!何のメモリモジュ ールは、リード要求に対応して全CPUまたはI /0パスに戻る。リードデークを作る1個のメモ りモジュールが「ブライマリ」(「主」)と呼ば れ、他方はバックアップである。従って、入って 来るデータは、ただ1つのソースからであり、ポ ートされない。2個のメモリモジュールへのメモ リ要求は、ポート統行中は実行されるが、従って、 リードデータは、最後のCPUが要求を行った後 で少し遅れて全CPUに対し利用できる。これら のメモリモジュールのために使用されるDRAM が単にリード動作を行いリフレッシュするために ライトサイクルの大部分を使用するので、ライト サイクルでさえも実質的に重複し得る。そこで、 ライトサイクルの最後の部分のためにストローブ されないならば、リード動作は非破壊的でない。 従って、ライトサイクルは、最初のCPUが要求 をすると直ちに開始されるが、最後の要求が受信 され、良好であるとポートされるまで完了しない。

は、全CPUに割り込みを送ることができるだけ であり、この割り込みは、全CPUに示される前 にメモリモジュール内に集められる。こうして、 1/0装置アクセスのための同期オーパヘッドは、 全CPUにとって重荷にならず、フォールトトレ ラント性が備えられる。もし【個の【/Oプロセッ サが誤ったならば、その対の他方の1/0プロセッ サが、オペレーティングシステムにより維持され る1/〇ページテーブル内の1/〇装置に対して 用いられるアドレスを単に変えるだけで、この1 /Oプロセッサのための1/O装置の制御を代わっ て行うことができる。このように、1/0装置の フォールトトレタント性と再統合は、システムシャ ットダウンなしに、そしてさらに、これらの1/ Oパスにおけるポーティングに伴うハードウェア 費用と実行ペナルティなしに可能である。

説明された実施例において使用されるメモリシステムは、複数のレベルで階層的である。各CPUは、それ自身のキャシュ (cache) を備え、本質的にCPUのクロック速度で動作する。そこで、

各CPUは、他のCPUによりアクセスできない ローカルメモリを備え、仮想メモリー理は、オペ レーティングシステムの核と現在のタスクのペー ジを全3個のCPUのためのローカルメモリの中 にあることを許可し、森されたポーティングまた は同期のようなフォールトトレラント性のオーバ ヘッドなしに高速でアクセス可能にする。次に、 グローバルメモリとして呼ばれるメモリモジュー ルレベルがあり、ここで、ポーティングと同期化 が行われ、アクセスタイムの負荷が導入される。 しかし、グローパルメモリの速度は、ディスクア クセスよりもずっと遠い。従って、このレベルは、 デマンドページングの第1レベルのためにディス クを使用するためよりはむしろ、最速のエリアに 最も使用されるデータを保つためのローカルメモ りとの、ページのスワッピングのために使用され

この発明の関示された実施例の1つの特徴は、 システムをシャットダウンすることなしにCPU モジュールやメモリモジュールのような故障部品

能なフォールトトレラントシステムは、一時的に広く使用されるマルチタスクのオペレーティングシステムとアプリケーションソフトウエアとの同等性も可能にして提供される。

メモリモジュールは本質的には2重化され、又 は互いに同一のデータを格納するが、データがす ペてのCPUによって説み出し可能であるような 方法で、各CPUによって別々にデータを格納す ることを可能にするための必要性がいくつかの状 顔においてまだ存在する。もちろん、例示の実施 例の複数のCPUは(メモリモジュールのみなら ず、CPUモジュールの代替において) ローカル メモリを有するが、このローカルメモリを他のC PUによってアクセスすることはできない。この ように、木発明の1つの麒様の特徴によれば、プ ライベートライトメモリの領域は、唯一の状態情 報を各CPUによって き込むことができ、次い で、他のCPUによって読み出し、例えば比較動 作を行うことができるように、その分割されたメ モリ領域において含まれる。このプライベートな

を交換する能力である。こうして、このシステムは、都品が故障し、取り換えればならない場合ででえる。さらに、高レベルのフォールトトレラント性がより少ないがある。例えば、フォールトトレラント性がより少ないが必要でなく、3個でなく2個のメモリモジュールだけが必要であり、ボーティと個のメモリモジュールだけが必要であり、ボーティを固か少なく、個質性が増大したことを意味する。すなく、個質性が増大したことを意味する。すなく、個別性があるとき、システムをランさせたまま、なの都品が分離され、システムシャットダウンなしに取り換えできる。

このシステムのCPUは、好ましくは、UNIX(登録商標)のようなオペレーティングシステムが使用可能な市販の高性能マイクロブロセッサチップを使用する。システムをフォールトトレラントにする部分は、オペレーティングシステムに対して透明であるか、またはオペレーティングシステムに対して容易に適合できる。従って、高性

書き込みは、複数のCPUの命令ストリームがまだ同一であり、用いられるアドレスが同一であるコードの右条、同一のの完全なが提供される。ブライベートな書き込み動作が複数のメモリモジュールによって後出されたとき、データのボーティンがはかられるが、アドレスとコマンドはいまだで、データのはがあるが、アドレスとコマンドはいまだがあるが、アドレスとコマンドはいまだがあるが、アドレスとコマンドはにかられる領域を、かられる領域を、命令ストリームの制御のもとのが、変化し致するための能力は、同期化を、かつが変化し対するで、変数性のある方法で提供されて、変数性のある方法で提供されて、変数性のある方法で提供されて、変数性のある方法で提供されて、変数性のある方法で提供されて、変数性のある方法で提供されて、変数性のある方法で提供されて、変数性のある方法で提供されて、変数性のある方法で提供されて、変数性のある方法で提供されて、変数性のある方法で提供されて、変数性のある方法で提供されて、変数性のある方法で提供されて、変数性のある方法で提供されて、変数性のある方法で提供されて、変数性のある方法で表現した。

(以下余白)

(実施例)

以下、抵付の図面を参照して本発明の実施例を 説明する。

第1回を参照して、本発明の特徴を用いたコン ピュータシステムは、一実施例において、論理プ ロセッサとして動作する3個の同一のプロセッサ 11、12及び13(以下、それぞれCPU-A. CPU-B及びCPU-Cという。) を備え、これ 63個は、典型的には同じ命令ストリームを実行 する。3個のプロセッサが同じ命令ストリームを 実行しない唯一の時間は、システム起動自己テス ト、診断などの動作である。3個のプロセッサは、 2盤のメモリモジュール 1 4 と 1 5 (メモリ# 1、 メモリ#2と呼ばれる)と挟続され、各メモリは、 同じアドレス空間に同一のデータを格納する。好 ましい実施例においては、各プロセッサ!」、」 2及び13は、その固有のローカルメモリ16を 含み、このメモリを含むプロセッサによってのみ アクセス可能である。

各プロセッサ11、12及び13は、各メモリ

時に同期化され、その結果、プロセッサは、典型的には、同じ命令ストリームを、同じシーケンスで、ただし必ずしも同期イベントの間の時間における平行した時間サイクルの間ではないが、実行する。さらに、外部の割り込みは、同期化されて、各CPUの命令ストリームにおける同一の点で実行される。

てPU-Aプロセッサ11は、パス21を介して、メモリ#1モジュール14とメモリ#2モジュール15に接続される。阿様に、CPU-Bプロセッサ12は、パス22を介して、メモリ#1モジュール14とメモリ#2モジュール15に接続される。そして、CPU-Cプロセッサ13は、パス23を介して、メモリモジュール14、15に接続される。これらのパス21、22、23は、32ビット多重アドレス/データパス、コマンドパス、及びアドレスとデータのストローブのための制御ラインを含む。これらのCPUは、これらのパス21、22及び23の制御を備え、そのため、アービトレーション(arbitration)または

モジュール 1 4 と 1 5 と阿様に、それ自身の固有 の別々のクロック発掘器17を備える。この実施 例において、全プロセッサは、「ロックステップ」 でランされず、その代わり、上述の米国出馭舘! 18.503号で明らかにされたような方法によ り、すなわち、これらのCPUを向期化させる外 部メモリ参照のようなイベントを使用して、話く 同期される。外部の割り込みは、各プロセッサか ら他の2個のプロセッサへ割り込み要求とスティ タスを結合するための1組のパスを使用する技法 によって、3個のCPUの関で同期化される。各 プロセッサCPU-A、CPU-B及びCPU-C は、それ自身と他の2個との3個の割り込み要求 に対して応答的であり、命令ストリームの何じ点 においてこれらのCPUに割り込み要求を示す。 メモリモジュール14と15は、メモリ参照をポ ートし、全3個のCPUが同じ要求(故障に対す る準備とともに)を行ったときにのみ、メモリ会 風が遊むことを許可する。このように、これらの プロセッサは、外部のイベント(メモリ参照)の

パス要求やパス使用承認 (bus grant) はない。

各メモリモジュール 1 4 と 1 5 は、それぞれの 入出力パス24又は25に別々に接続され、各パ スは、2個(またはそれ以上)の入出力プロセッ サに接続される。このシステムは、何々のシステ ム構成のために必要な『/〇装置を収容するため に必要な多数の『/0プロセッサを備えることが できる。各入出力プロセッサ26、27は、パス 28に後戌される。パス28は、VMEパス (登 最商標)のような標準の構成であってもよい。そ して、各パス28は、標準の1/〇コントローラ 30とのインターフェースのための1個以上のパ スインターフェースモジュール (BIM) 29に 挟続されている。各パスインターフェースモジュ ール29は、2個のパス28に接続され、従って、 1個の『/0プロセッサ26または27の故障、 または1個のパスチャンネル28の故障は、許容 される。 I / O プロセッサ26と27を、CPU 11、12及び13によってメモリモジュール1 4と15を通してアドレス指定することができ、

1/0プロセッサ26.27はメモリモジュールを介して全CPUに割り込み係号を出力することができる。ディスクドライブ、CRTスクリーンとキーボードを備えたターミナル、及びネットワークアダプタは、1/0コントローラ30によりな関連である。1/0コントローラ30は、データプロックのような転力しためにメモリモジュール14と15に対しDMAタイプの参照をすることができる。各1/0プロセッサ26、27などは、パス要求、バス使続された例がのラインを備える。これらの点から点への接続ラインは、「ラジアル」と呼ばれ、ラジアルライン31のグループに含まれる。

システムステイクスパス32は、各案子のステイタス情報を与える目的のために、上記各CPU 11、12、13、各メモリモジュール14、1 5、各1/0プロセッサ26、27に、個々に接続される。このステイタスパスは、システムに現在存在し適当に動作しているCPU、メモリモジュ

ルメモリに同じデータを格納し、すべてのメモリ 参照を2重に行うように動作しているが、任意の - 与えられた時間では、1個のメモリモジュールが プライマリと指定され、他方は、パックアップと - 指定される。メモリライド動作は、阿メモリモジュ ールにより実行されるので、両方とも使用可能状 題(current)であり、またメモリリード動作も 両方により実行される。 しかし、プライマリのメ モリモジュールのみが、パス21、22及び23 に実際にリードデータをロードし、そして、ブラ イマリのメモリモジュールのみがマルチマスタバ ス24と25のためのアービトレーションを制御 する。ブライマリのメモリモジュールとバックアッ プのメモリモジュールに同じ動作の実行を続ける ために、パス34がブライマリからパックアップ へ制御情報を伝送する。どちらかのメモリモジュ ールが、プートアップにおいてプライマリの役割 を取り、この役割は、ソフトウェアの制御の下に 動作の間に交換できる。当該役割は、選択された エラー条件が全CPUまたはシステムの他のエラ

ール及び「/Oプロセッサについての 報を提供する。

3個のCPUと2個のメモリモジュールを接続 する肯定応答/ステイタスパス33は、メモリ要 求が全CPUによって行われたときにモジュール 14、15が全CPUに肯定応答信号を送信する 何々のラインを含む。同時に、ステイタスフィー ルドが、コマンドのステイタスとコマンドが正し く実行されたか否かとについて報告するために送 包される。メモリモジュールは、グローバルメモ りから読み出されたデータまたは書き込まれたデ ータのパリティを検査するだけでなく、メモリモ ジュールを介して1/0パス24と25へまたは パス24、25からのデータのパリティを検査し、 またコマンドの正当性を検査する。これらの検査 がCPU11、12及び13に報告されるのは、 パス33のステイタスラインを介してであり、も し誤りが発生すると、故障ルーチンを、故障部品 を分離するためにエンターすることができる。

- 2個のメモリモジュール14と15がグローバ

一応答性部分によって検出されるときに、交換で きる。

全CPUにおいて発生されたある割り込みは、 また、メモリモジュール | 4 と | 5によってポー トされる。全CPUがそのような割り込み状態と なったとき(及びストールされないとき)、全C PUは割り込みパス35の個々のラインによって 全メモリモジュールに割り込み要求を出力する。 そこで、3個のCPUからの3個の割り込み要求 をボートすることができる。すべての割り込みが ポートされたとき、メモリモジュールは、それぞ れパス35を介して3個のCPUにポートされた 割り込み要求信号を送信する。この割り込みのポ ーティングは、また、全CPUの動作についての 検査のために機能する。3個のCPUは、CPU 間パス18を介してこのポートされた割り込みも CPU割り込み信号に同期し、命令ストリームの 共通の点で全プロセッサに割り込みを示す。この 割り込み同期は、どのCPUもストールせずに達 成される.

. - -- --

<CPUモジュール>

第2図を参照して、【匈のプロセッサ【】、【 2又は L 3がさらに詳細に示される。全3個の C PUモジュールは、好ましい実施例では、同じ排 成であり、従って、CPU-Aのみがここで説明 される。価格を競争力のある範囲内に保つために、 そして、既に発展されているソフトウェアとオペ レーティングシステムへのアクセスをただちに扱 供するために、好ましくは、市販のマイクロブロ セッサチップが使用され、多数のデパイスの中の 任意の「個が選択できる。RISC(給小命令セッ ト)アーキテクチャは、後述する級い同期を実行 することにおいて利点がある。しかし、モトロー ラ68030デパイスやインテル80386デバ イス(20MHェと25MHェで使用できる)な どのより通常的なCISC(複雑な命令セット) マイクロプロセッサが使用できる。高速32ピッ トRISCマイクロプロセッサデパイスは、3個 の基本的なタイプで複数の製造者から入手できる。 すなわち、モトローラは、都品番号88000と

デバイス・テクノロジー・インコーポレイテッド によって製造される。このR2000デバイスは、 RISCアーキテクチャを用いた32ピットプロ セッサであり、例えば、16.67MHzのクロッ クで i 2MIPSの高性能を示す。 25MHzの クロックで20MIPSを示すR3000のよう なこのデパイスのより高速のパージョンを代わり に用いても良い。プロセッサ40はまた、論理ア ドレスから物理アドレスへの翻訳をキャッシュす るためのトランスレーションルックアサイドバッ ファを含むメモリ管理のために使用されるコプロ セッサを備える。プロセッサ40は、データバス、 アドレスパス、および制御パスを備えたローカル パスに接続される。別々の命令とデータのキャシュ メモリ44と45が、このローカルパスに接続さ れる。これらのキャシュは、それぞれ64Kバイ トサイズであり、プロセッサ40の1つのクロッ クサイクル内でアクセスされる。もし追加の性能 がこれらのタイプの計算のために必要ならば、数 値計算用すなわち浮動小数点コプロセッサ46が、

してデバイスを製造し、MIPSコンピュータ・システムズ・インコーポレイテッドなどは、MIPSタイプと呼ばれるチップセットを製造し、サン・マイクロシステムズは、いわゆるSPARC(登録商課)タイプ (スケール可能なプロセッサアーキテクチャ)を発表している。カリフォルニア州サンホセのサイブレス・セミコンダクタは、例えば、部品番号CY7C601と呼ばれるマイクロプロセッサ (SPARC標準をサポートし、33MHzのクロックを用い、20MIPSの(I砂当たり100万命令)を与える)を製造し、富士通は、同様にSPARC標準をサポートするCMOSRISCマイクロプロセッサ (部品番号S-25)を製造している。

図示された実施例におけるCPUボードすなわちモジュールは、一例として使用され、マイクロプロセッサチップ 4 0 を用いる。このチップ 4 0 は、この場合MIPSコンピュータ・システムズ・インコーボレイテッドにより設計されたR2000デバイスであり、また、インテグレイテッド・

このローカルパスに接続される。この数値計算用プロセッサデバイスも、MIPSコンピュータ・システムズ・インコーポレイテッドから部品番号R2010として市販されている。ローカルパスは、ライトパッファ50とリードパッファ51を介して内部パス構造に接続なイスである。このライトパッファは、入手可能なデバイスのライトパッファち0にデータとアドレスを格納した後に、ライトが実行されている間にストールサイクルを実行しなければならないことよりはむしろ、プロセッサ40にラン(Run)サイクルを実行し続けさせるように機能する。

ライトパッファ50を通るパスに加え、プロセッサ40がライトパッファ50をパイパスしてライト動作を実行することを可能にするためのパスが設けられる。このパスは、ソフトウェアの選択の下で、プロセッサに同期のライト動作を行うことを可能にする。もしライトパッファバイパス52がイネーブルされ(ライトパッファ50がイネー

.

ブルされず)、プロセッサがライト動作を実行す るならば、プロセッサは、ライト動作が完了する までストール (一時停止) する。対風的に、ライ トパッファがディスエーブルの状態でライト動作 が実行されるとき、データがライトパッファ50 に書き込まれるので(ライトパッファが資杯でな いならば)、プロセッサはストールしない。もし プロセッサ40がライト動作を実行するときにラ イトバッファがイネーブルされるならば、ライト パッファ50は、パス43からの制御と何様に、 パス41からの出力データとパス42からのアド レスを越足する。ライトパッファ50は、主メモ リへのデータの通過を符集する間に最大4個のそ のようなデータ-アドレスセットを保持できる。 ライトパッファはプロセッサチップ 4 0 のクロッ ク17と同期して動作し、このため、プロセッサ からバッファへの転送は同期状態でかつプロセッ サのマシンサイクル速度で行われる。ライトパッ ファ50は、もし資杯であってデータを収容でき ないならば、プロセッサに包号を送信する。プロ

- ライン59に変換される。

パスインターフェースユニット56は、また、メモリモジュール14と15から肯定応答/ステイタスライン33を受信する。これらのライン33において、別々のステイタスライン33-1または33-2は、モジュール14及び15のそれぞれから接続され、その結果、腎メモリジュールからの応答を、後述するように、複数のCPUとグローバルメモリの間の転送(リードまたはライト)の発生の場合に評価できる。

一実施例においては、ローカルメモリ16は、 約8 MバイトのRAMからなり、プロセッサ40 の約3 個または4個のマシンサイクル内でアクセ スでき、このアクセスは、このCPUのクロック 17と同期している。これに反し、モジュール1 4と15へのメモリアクセスタイムは、ローカル メモリへのそれに比べて非常に長く、メモリモジュ ール14、15へのこのアクセスは、非同期であ り、すべてのCPUが要求とポーティングとを行 うことを特徴することにより繋される同期のオー セッサ 4 0 によるリード動作は、フォーディープ・ ライトパッファ 5 0 に含まれるアドレスに対して 検査され、そこで、もしメモリ 1 6 寸なわちグロ ーパルメモリに書き込まれるためにライトパッファ で特徴しているデータに対してリード動作が試み られるならば、リード動作は、ライト動作が完了 するまでストールされる。

ライトバッファ50とリードパッファ51は、 データパス53、アドレスパス54および制御パス55を備えた内部パス構造に接続される。ローカルメモリ16は、この内部パスによってアクセスされ、この内部パスに接続されたパスインターフェース56は、システムパス21(または他のCPUのためのパス22または23)をアクセスするために使用される。この内部パスの別々のデータパス53とアドレスパス54(ローカルパスのパス41と42から得られる)は、システムパス21内の多重化アドレス/データパス57に変換され、コマンドラインと制御ラインは、対応して、この外部パス内のコマンドライン58と制御

パーヘッドをこうむる。比較のため、1/0プロ セッサ26、27、及び29を介しての典型的な 市販のディスクメモリへのアクセスは、ミリ秒で 御定され、すなわち、モジュール 1 4 と 1 5 への アクセスよりもかなり遅い。こうして、CPUチャ プ40によるメモリアクセスの階層構造がある。 最高は、命令キャシュ44とデータキャシュ45 であり、64Kパイトのキャシュサイズと適当な フィルアルゴリズム (fill algorithm) を使用し たときに多分95%のヒット率を示す。最高の次 は、ローカルメモリ16であり、再び一時的仮想 メモリ管理アルゴリズムを使用することにより、 ローカルメモリのサイズが約8Mパイトである場 合に、キャシュミスが発生し、ローカルメモリに おけるヒットが見いだされ、おそらく95%のヒッ ト率が、メモリ参照に対して得られる。プロセッ サチップの観点からの正味の結果は、メモリ参照 (1/0参照でなく) のおそらく99%以上が同 期し、同じマシンサイクルまたは3個または4個 のマシンサイクル内に起こることである。

ローカルメモリ16は、メモリコントローラ6 0によって内部パスからアクセスされる。このメ モリコントローラ60は、アドレスパス54から のアドレスと制御パス55からのアドレスストロ ープを交信し、例えば、もしローカルメモリ16 が通常のように多重アドレス指定でDRAMを使 用するならば、別々の行と列のアドレスと、RA SとCASの新鮮を発生する。データは、データ パス53を介してローカルメモリに書き込まれ、 読み出される。さらに、オペレーティングシステ ムによって使用可能なので、NVRAMや高速P ROMのような不揮発性メモリ62と同様に、数 個のローカルレジスタ61が、内部パスによって アクセスされる。メモリのこの部分のいくつかが 電源投入のためにのみ使用され、いくつかがオペ レーティングシステムによって使用され、キャシュ 44内でほとんど連紋的であり、他は、メモリマッ ブのキャシュでない部分内に有り得る。

外部割り込みは、第2図のCPUモジュールの 割り込み回路65から制御パズ43または55で

外部ソースにて発生された割り込みは、例えば、各CPUll、12又は13が、後途されるように、命令ストリーム内の同じ点にあるまで、回路65からチップ40の割り込みピンに印加されない。

ピンの中の1本によってプロセッサ40に印加さ れる。このタイプの割り込みは、回路65でボー トされるので、割り込みがプロセッサ40によっ て実行される前に、全3旬のCPUが割り込みを 示されるか否かが決定される。この目的のために、 回路 6 5 は、他の 2 餌の C P U l 2 と l 3 から額 り込み未決定 (pending) 入力を受信し、この他 の2個のCPUにライン67を介して割り込み未 決定信号を送信する。これらのラインは、3 何の CPUil、12及び13をともに接続するパス 18の一部である。また、他のタイプの割り込み 何えばCPUにより発生された割り込みをボート するために、回路65は、このCPUから買メモ リモジュール14、15ヘパス35のライン68 により割り込み要求信号を送信することができ、 そして、ライン69と70を介してメモリモジュ ールから別々のボートされた割り込み信号を受信 する。何メモリモジュールは、行われるべき外部 割り込みを与える。【何の【/Oチャンネル28 でのキーボードまたはディスクドライブのような

されるように全CPUをリアルタイムで同期状盤 にする。しかし、ある条件は、長い周期において メモリ参照が起こらないという結果を生じ、そこ で、絹のメカニズムが、プロセッサ40を何期に 戻すためのストールサイクルを導入するために使 用される。サイクルカウンタ71は、ランサイク ル(ストールサイクルでなく)であるマシンサイ クルを計数するために、クロック17とプロセッ サ40の制御ピンに制御パス43を介して接続さ れる。このカウンタ7!は、全CPUの間の最大 の許容可能なドリフトが発生する周期(結晶発振 子の特定の許容訊差を考慮して)を表すように選 択された最大計数値を有するカウントレジスダを 合む。このカウントレジスタがオーパーフローす ると、より遅いプロセッサが迫い付くまで、より 速いプロセッサをストールする動作が開始される。 このカウンタ71は、メモリモジュール14と1 5へのメモリ参照によって同期がなされるときは いつでもリセットされる。また、リフレッシュカ ウンタ72は、倹述されるように、ローカルメモ

リ16でリフレッシュサイクルを実行するために 使用される。さらに、カウンタ73は、カウンタ 71のように、ランサイクルであってストールサ イクルでないマシンサイクルを計数する。しかし、 このカウンタ73は、メモリ参照によってリセッ トされない。カウンタ73は、以下に説明される ように、割り込み同期のために使用され、この目 的のために、割り込み同期回路65に出力信号C C-4とCC-8を発生する。

プロセッサ40は、RISC命令セットを仰え、 このセットは、メモリからメモリへの命令をサポートしないが、その代わり、メモリからレジスタ への命令またはレジスタからメモリへの命令(た とえばロードまたはストア)をサポートする。ロ ーカルメモリにしばしば使用されるデータや現在 実行中のコードを保持することは重要である。従っ て、プロック転送動作は、パスインターフェース 56に結合されたDMAステートマシン74によ りなされる。プロセッサ40は、コマンドとして 機能させるためにDMA回路74のレジスタに1

第3図を参照して、実施例のR2000タイプ またはR3000タイプのプロセッサ40がさら に詳細に示される。このデバイスは、32個の3 2ピットの一般目的のレジスタ76、32ピット のALU77、0ピットから64ピットへのシフ タ78、および32×32の多重/分割回路79 を備える32ピットのメインCPU75を備える。 このCPUは、また、プロセッサバス構造81に 接続され、このプロセッサパス構造81は、ロー カルデータパス41に接続され、データパス41 を介してフェッチされる命令を実行するための関 連する制御ロジックを備えた命令デコーダ82に 接続される。32ビットのローカルアドレスパス 42は、オンチップメモリ管理コプロセッサ内の トランスレーションルックアサイドバッファ (T LB) 83を含む仮想メモリ管理装置によって感 動される。TLB83は、仮想アドレスパス84 を介してマイクロブロセッサブロック75から受 け取られた仮想アドレスと比較されるべき64個 のエントリを備える。パス42の下位の16ピッ

ワードを貫き込み、この回路74のレジスタにブ ロックのスタートアドレスと長さを書き込む。一 央施例では、DMA回路がプロック転送を引き艦 ぎ実行する間に、マイクロプロセッサはストール をして、パス53-55及び21によって必要な アドレス、コマンド及びストローブを発生する。 このブロック転送を開始するためにプロセッサも Oによって実行されるコマンドは、DMA回路7 4のレジスタからのリードであってもよい。UN IXオペレーティングシステムにおけるメモリ管 理はデマンドページングを当てにしているので、 これらのブロック伝送は、最もしばしばグローバ ルメモリとローカルメモリと【/Oトラフィック の間に動かされるページである。 1 ページは 4 K パイトである。もちろん、パス21、22及び2 3は、CPUとグローバルメモリの間の1ワード のリード転送とライト転送をサポートする。参照 されるブロック転送は、ローカルメモリとグロー パルのメモリの間でのみ可能である。

くプロセッサン

トの部分 8 5 は、この仮想アドレスパス 8 4 の下位部分によって駆動され、上位部分は、もし仮想アドレスが物理的アドレスとして使用されるならば、パス 8 4 からであり、あるいは、もし仮想アドレス指定が使用され、ヒットが起こるならば、出力 8 6 を介しての T L B 8 3 からの タグエントリである。ローカルパスの制御ライン 4 3 は、パイプライン及びパス制御回路 8 7 に接続され、内部パス構造 8 1 と制御ロジック 8 2 から駆動される。

プロセッサ 4 0 のマイクロプロセッサブロック 7 5 は、RISCタイプであり、多くの命令が i マシンサイクルで実行され、命令セットは、AL U動作に伴うメモリ を照を含む複雑な命令を含む よりはむしろ、レジスタからレジスタへの命令や ロード/ストア命令を使用する。複雑なアドレス 指定スキーム(例えば、レジスタ Alとレジスタ A 2 の内容の和であるアドレスのオペランドを、 レジスタ B の内容によりアドレスされる主メモリ の位置に見いだされるアドレスのオペランドに加 え、レジスタCに見いだされるアドレスの位置に 主メモリにその和の結果をストアせよ。)は、命 令セットの一部として含まれない。その代わり、 この動作は、次の多数の単純なレジスタからレジ スタへの命令やロード/ストア命令にてなされる。 すなわち、レジスタA2をレジスタA1に加算せ よ、レジスタB内のアドレスのメモリ位置からレ ジスタB1をロードせよ、レジスタA1とレジス タB1を加算せよ、レジスタCによりアドレスさ れたメモリ位置にレジスタB1をストアせよ。

コンパイラ技法は、32個のレジスタ76の使用を最大にするために使用され、すなわち、大部分の動作が既にレジスタセットにあるオペランドを見いだすことを保証する。ロード命令は、実際に、1マシンサイクルより長くかかる。このため1命令の潜在(latency)が導入される。ロード命令によってフェッチされるデータは、第2サイクルまで使用されず、もし可能ならば、その間に入るサイクルが、ある他の命令のために使用される。

その間に入るパイプステージにある。

第6四を参照して、1個のメモリモジュール1 4または15が詳細に示される。両メモリモジュ ールは、好ましい実施例において、同じ構成であ るので、メモリ#しモジュールのみが示される。 メモリモジュールは、それぞれ、CPUl、12、 13から来る3個のパス21、22、23に接続 される3個の入力/出力ポート91、92、93 を含む。これらのポートへの入力は、レジスタ9 4、95、96にラッチされ、各ラッチは、デー タ、アドレス、コマンド、及びライト動作のため のストローブ、または、アドレス、コマンド、及 びリード動作のためのストロープをストアするた めの料々のセクションを備える。これらの3個の レジスタの内容は、全3個のレジスタのみがすべ てのセクションに接続される入力を備えたポート 回路100によってポートされる。もし全3個の CPULL、12、13が向じメモリ要求 (同じ アドレス、何じコマンド) を行うならば (全CP

メインCPU75は、マシンサイクル当たりの 命令実行を平均化する目的を容易にするために高 度にパイプライン化されている。第4図を参照し て、1つの命令が5マシンサイクルを含む周期に わたって実行される。ここで、1マシンサイクル は、16.67MHzのクロック17に対して1 クロック周期すなわち60nsecである。この 5サイクルすなわちパイプステージは、IF(I キャシュ44からの命令フェッチ)、RD(レジ スタセット76からのリードオペランド)、AL U(ALU77での要求される命令を実行)、M EM(もし要求されたならDキャシュ45をアク セスせよ)、及びWB(ALUの結果をレジスタ ファイル76に書け)として呼ばれる。第5図か らわかるように、これらの5個のパイプステージ は、重なっているので、与えられたマシンサイク ル、例えばサイクル5において、命令1#5は、 その第1パイプステージすなわち1Fパイプステ ージにあり、命令【#【は、その最後のステージ すなわちWBステージにあり、その他の命令は、

Uは典型的には同じ命令ストリームを実行するのでそのような場合がありうる)、メモリ要求は完了することを許容される。しかし、第1メモリ要求が、3個のラッチ94、95、96のいずれかにラッチされると直ちにメモリアクセスを開始するために通過される。この目的のために、アクセス、データ及びコマンドは、データバス101、アドレスパス102およびコマンドパス103を含む内部パスに印加される。この内部パスから、メモリ要求は、アドレスに依存して、そしてシステム構成に依存して様々なリソースにアクセスする。

一実施例において、大きなDRAM104が、 メモリコントローラ105を用いて、内部パスに よってアクセスされる。このメモリコントローラ 105は、アクセスパス102からアドレスと制 パス103からメモリ要求とストローブとを受 借し、データ入力とデータ出力がデータパス10 1に出力されるようにDRAMのための多重の行 と列のアドレスを発生する。このDRAM104

はまた、グローバルメモリと呼ばれ、一実施例に おいては多分32Mパイトのサイズである。さら に、内部パス101ー103は、制御・ステイタ スレジスタ106、多数の不揮発性RAM107 及びライトプロテクト108をアクセスできる。 CPUによるメモリ参照は、また、メモリモジュ ール14またはし5内のメモリをパイパスでき、 内部パストローートロ3に接続される入力を備え たパスインターフェースによって1/0パス24、 25にアクセスできる。もしメモリモジュールが プライマリメモリモジュールであるならば、各メ モリモジュール内のパスアービトレータil0は、 パスインターフェース109を創御する。もしメ モリモジュールがパックアップモジュールである ならば、パス34はパスインケーフェース109 を制御する。

DRAM104へのメモリアクセスは、第1の要求が1個のラッチ94、95、又は96にラッチされると直ちに開始されるが、故障に備えて、
多数の要求が同じであることをポート回路100

に対するパイトイネーブルとして機能する。上記 のストローブは、AS (アドレスストローブ) と DS (データストローブ) である。CPUll、 12、13は、それぞれ、自分自身のパス21、 22又は23を制御する。この実施例において、 これらは、マルチマスタバスではなく、争いすな わちアーピトレーションはない。ライトに対して、 CPUは、アドレスストローブAS(アクティブ でローレベル) で1サイクル内でパスにアドレス とコマンドを送り、怠くサイクル(おそらく次の サイクル、しかし必ずしもそうでなくてもよい) **でデータストローブと同時にバスのアドレス/デ** ータラインにデータを送信する。各CPUからの アドレスストローブASは、ストローブが現れた とき、ポート91、92又は93にアドレスとコ マンドを生じさせて、レジスタ94、95、96 · のアドレス・コマンドセクションにラッチさせ、 次に、データストロープDSがデータをラッチさ せる。パス21、22、23の多数(この実施例 では3の中の2)が同じメモリ要求をラッチ94、 が決定されなければ、完了を許容されない。 3個の要求の中の第1の要求の到達は、DRAM104へのアクセスを開始させる。リードに対して、DRAM104がアドレス指定され、センスアンプがストローブされ、データ出力がDRAM入力で生じる。そして、もし第3の要求が受信された後でポートが良いならば、要求されたデータはCPUに直ちに転送するために用意される。このように、ポーティングの動作はDRAMアクセス動作と重なる。

第7図を参照して、バス21、22、23は、 図示されたフォーマットにてメモリモジュール1 4、15のポート91、92、93にメモリ要求 を与える。これらのバスの各々は、32本の双方 向多重アドレス/データライン、13本の1方向 コマンドライン及び2本のストローブからなる。 コマンドラインは、リード、ライト、ブロック転 送、単独転送、1/0リードまたは1/0ライト などのバスアクティビティのタイプを特定するフィ ールドを含む。また、1フィールドは、4バイト

95、96に送信するとき、ポート回路100は、 パス103に最後のコマンドを通過させ、メモリ アクセスが実行される。もしコマンドがライトな らば、ライトが実行されると直ちに、肯定応答A CK信号がライン112 (特にメモリ#1のライ ン112-1とメモリ#2のライン112-2)に よって各CPUに送り返され、同時にステイクス ピットが、第7回の時間T3に各CPUに肯定応 答/ステイタスパス33(特にメモリ#1のライ ン33-1とメモリ#2のライン33-2) を介し て送信される。最後のストロープDS(もしリー ドならばAS)とT3でのACKの間の遅延T4 は、メモリ要求のときにCPUが何サイクル同期 位置からずれているかに依存して、また、ボーティ ング回路における運転とCPUクロック17に比 ペてメモリモジュールし4又は15の内部の独立 なクロック.17の位相に依存して、変わり得る。 もしCPUにより出力されるメモリ要求がリード であると、次に、ライン112-1と112-2の ACK信号とライン33-1と33-2のステイタ

スピットが、時間T3の間に、データがアドレス グデータパスに出されるのと同時に送信される。 これは、CPUにストールをリリースし、こうして同一の命令に対してCPUチップ40を何期させる。すなわち、最速のCPUは、より遅いCP Uが追い付くのを待っているので、より多くのストールサイクル (stall cycle) を実行し、こうして、クロック17がたぶん位相がずれているが、 全3個が同時にリリースされる。全3個のCPU がストールから出て来たとき、これらのCPUによって最初に実行される命令は同じである。

メモリモジュール14又は15からCPU11、12、13に送信されるすべてのデータは、そのデータがDRAM104から又はメモリ位置106-108からのリードデータであるか、パス24、25からの1/0データであるかに拘わらず、レジスタ114を通過する。このレジスタ114は、内部データパス101からロードされ、このレジスタからの出力は、時間T3にポート91、92、93でパス21、22、23のためのアド

発服器 1 7 によりステートマシーンとして動作し、パス 1 0 3 とパス 2 1 - 2 3 から様々なコマンドラインからのデータ(例えばレジスタとパスをロードするための制御ビットの発生、外部制御信号の発生など)を受信する。現在プライマリとして指定されているモジュール 1 4 又は 1 5 内のこのコントローラ 1 1 7 は、共通のパス 1 0 1 - 1 0 3 へのアクセスのために 1 / 0 質 (インターフェース) と C P U 質 (ポート 9 1 - 9 3) の間でアービトレータ 1 1 0 を介してアービトレートする。プライマリメモリモジュール 1 4 又は 1 5 のコントローラ 1 1 7 によるこの決定は、ライン 3 4 によって他のメモリモジュールのコントローラ 1 1 7 に伝送されて、他のメモリモジュールに同じアクセスを実行させる。

(以下余白)

レス/データラインに印加される。パリティは、 データがこのレジスタにロードされたときに検査 される。DRAMIO4に書き込まれたすべての データと、1/0パスのすべてのデータは、それ に関連したパリティビットを持つ。しかし、パリ ティビットは、バス21、22、23でCPUモ ジュールに伝送されない。リードレジスタ114 で検出されたパリティエラーは、ステイタスパス 33-1、33-2を介してCPUによって報告さ れる。プライマリとして指定されたメモリモジュ ール!4又は15のみが、そのレジスタ114内 のデータをパス21、22、23に出力する。パッ クアップ又はセカンダリとして指定されたメモリー モジュールは、レジスター14をロードする点ま で連続して行われるリード動作とパリティチェッ クモ完了し、パックアップ33-1と33-2にス テイタスを報告する。しかし、データは、パス2 1、22、23に出力されない。

各メモリモジュール | 4又は | 5内のコントローラ | 1 7は、このモジュールのためのクロック

各メモリモジュール内のコントローラ117は またこのモジュールのためのクロック免扱各17 からパルスを受信するリフレッシュカウンタ11 8に基づいて、DRAMIO4にリフレッシュサ イクルを導入する。DRAMは8ミリ秒銀に51 2リフレッシュサイクルを受信しなければならず、 従って平均して約15ミリ砂毎にリフレッシュサ イクルが導入される。こうして、カウンタ118 は、15ミリ秒毎にコントローラ117にオーバ ーフロー信号を発生する。そして、もしアイドル 条件(CPUアクセスまたはI/Oアクセスが実 行されない) が存在するならば、リフレッシュサ イクルがパス103に出力されたコマンドによっ て実施される。もし動作が進行中ならば、現在の 動作が完了したときに、リフレッシュが実行され る。メモリのページングに使用されるブロック転 送のような長い動作のために、数値のリフレッシュ サイクルがパックアップでき、伝送が完了した後 でパーストモードで実行される。この目的のため に、最後のリフレッシュサイクルがカウンター!

8に関連したレジスタに格納されるので、カウン タ118のオーバーフローの数が用いられる。

CPUによって発生された割り込み要求は、割 り込みパス35のライン68によって何々に各C PUII、12、13から交信される。これらの 割り込み要求は、各メモリモジュール1.4、15 に送信される。パス35のこれらの要求ライン6 8は、割り込みポート回路119に接続されて、 この回路119はこれらの要求を比較し、バス3 5の出力ライン69にポートされた割り込み信号 を出力する。CPUはそれぞれ、パス35を介し て2本のライン(各モジュール14、15から1 本) にポートされた割り込み信号を受信する。各 メモリモジュール 14、15からのポートされた 割り込み信号に対して論理和の演算が行われ、そ の資業結果が割り込み同期回路65に出力される。 ソフトウエアの制御の下に、CPUはどのCPU が割り込みをするかを決定する。1/0プロセッ サ又は1/0コントローラで発生される外部割り 込みはまた、パス35のライン69、70を介し

ルラインは、各I/Oプロセッサから各メモリモ ジュールへの個々のラインを含む。すなわち、『 /0プロセッサからメモリモジュールへのパス要 求、メモリモジュールから1/0プロセッサへの パスグラント、1/0プロセッサからメモリモジュ ールへの割り込み要求ライン、及びメモリモジュ ールから1/0プロセッサへのリセットラインで ある。どのメモリモジュールがプライマリである かを示すラインは、システムステイタスパス32 を介して各1/0プロセッサに接続される。第8 図の1/0プロセッサのコントローラすなわちス テートマシーン126は、コマンドライン、制御 ライン、ステイタスライン、ラジアルラインから のデータ、内部データ、及びバス28からのコマ ンドラインからのデータを受信し、さらに、パス 24.25の内容を受信し情報をパスに伝送する ために保持するラッチ127、128の動作を含 む1/0プロセッサの内部動作を定義する。

メモリモジュールから1/0プロセッサへのパス24、25での転送は、別々に肯定応答された

てメモリモジュール 14、15を介してCPUに 与として送信される。同様に、CPUはただプ ライマリモジュール 14又は15からの割り込み に広答する。

<I/Oブロセッサ>

第8回において、1回の1/0プロセッサ26 又は27が詳細に示される。1/0プロセッサは 2個の同じポート(1/0パス24への1個のポート12 2)を備える。各1/0パス24、25は、32 ビット双方向多型アドレス/データパス123(3 2ビットの外に4ビットのパリティを含む)、リード、ライト、ブロックリード、ブロックライト などの実行される動作のタイプを定義する取方向 コマンドパス124、内部から1/0プロセッサ への又はパス28のどのロケーションにアドレス 作定するかを示すアドレスライン、パイトマスク、 及び最後に、アドレスストローブ、データストローブ、アドレス肯定応答及びデータ肯定応答を む制御ラインから構成される。パス31のラジア

アドレスとデータを用いて第9図に示されるプロ トゴルを使用する。プライマリと指定されたメモ リモジュール内のアービトレータ回路110は、 1/Oパス24、25の所有権 (ownership) の ためのアービトレーションを行う。CPUから! /Oへの転送が必要なとき、CPU要求がメモリ モジュールのアービトレーション論理回路【10 に出力される。アービトレーション論理回路 1.1 0がこの要求を承認したとき、メモリモジュール は、アドレスとコマンドを(両パス24、25の) パス123、124に、アドレスストローブが(2 つのパス24と25の) 第9図の時間Tlに主要 されたときと同時に、パス125に印加する。コ ントローラー26がアドレスをラッチ127又は 128にラッチさせたとき、アドレス育定応答が パス125に主張され、次に、メモリモジュール は時間T2にデータを(两パス24、25を介し て) パスし23に出力し、ラインし25にデータ ストローブを出力する。時間T2の後で、コント ローラは、2個のラッチ127、128にデータ

をラッチさせ、データ育定応答信号がライン 1 2 5 に出力され、そうして、データ育定応答の受信の際に、両メモリモジュールは、アドレスストローブ信号の主張をやめることによりパス 2 4 、 2 5 をリリースする。

1/0プロセッサからメモリモジュールへの版ではいて、1/0プロセッサが1/0パスを使う必要があるとき、1/0プロセッサは、隣パス24、25に、ラジアルパス31にラインにサーンでは、アクロを主要し、次に、プライマリメモリーショール14又は15にアービトレーク回路110からパス使用承認信号を持つ。パス使用承認信号を持つ。パス使用承認信号を持つ。パス使用承認信号を持つ。パス度用未設には一つである。パス125上でアドレスストローブとアドレスストローブとアドレスストローブとアドレスストローブとアドレスストローブとアドレスストローブとアドレスストローブとアドレスストローブとアドレスストローブとアドレスストローブとアドレスストローブとアドレスストローブとアドレスストローブとアドレスストローブとアドレスストローフィントコントローラ126は、ラッチ127、128からライン123へアドレスを出力させ、フマンドをライン124に出力させ、アドレスス

ス28c及びラジアル28dを備え、これらの全 ラインは、パスインターフェースモジュール29 を介して「/Oコントローラ30に接続される。 パスインターフェースモジュール29は、一方又 は他方の又は両方の「/Oプロセッサからの、 l セットだけのパスライン28をコントローラ30 に駆動させるためのマルチブレクサ l 32を備え る。コントローラ30の内部で、コマンド、制御、 ステイタス、データのレジスタ l 33があり、 (このタイプの周辺コントローラにおいて標準的プラ クティスとして) CPUll、 l 2、 l 3から、 関始するべきリードとライトのためにアドレス指 定可能であり、「/O装置における動作を制御する。

VMEパス28上での各「/Oコントローラ30は、BIM29のマルチブレクサ132を介して両【/Oプロセッサ26、27との接続機能を備え、いずれか1個によって制御されるが、CPUによって実行されるプログラムによって一方または他方に限られる。特定のアドレス(又1組の

トローブを開パス24、25のパス125に出力 させる。アドレス肯定応答が两パス24、25か ら受信されたとき、データがアドレス/データパ スにデータストローブとともに出力され、転送は、 メモリモジュールから1/0プロセッサへのデー タ肯定応答信号で完了される。

アドレス) は、各コントローラ30を示す制御・ データ伝送レジスクL33のために確定され、こ れらのアドレスは、オペレーティングシステムに より1/0ページテーブル(通常は、ローカルメ モリの核データ区分)に維持される。これらのア ドレスは、両方ではなく、どちらかの1/0プロ セッサ#1または#2を介してのみアドレス指定 が可能であるように、各コントローラ30を関連 づける。すなわち、I/Oプロセッサ27と比較 すると、ある異なったアドレスは、1/0プロセッ サ26も介して特定のレジスタ133に到達させ るために使用される。パスインターフェース13 1(及びコントローラ126)は、マルチプレク サ132を切り換えて一方または他方からパス2 8上のデータを受信する。これは、CPUから1 /0プロセッサのレジスタL30へのライトによっ てなされる。こうして、デバイスドライバがこの コントローラ30をアクセスするためにコールさ れたとき、オペレーティングシステムはページテ ーブルにおけるこのアドレスをそのために使用す

る。プロセッサ40は、ライトバッファ50を介 してよりもむしろ、パイパスパッファパス52を 用いてこれらのコントローラの制御・データ転送 レジスター33への1/0ライトによってコント ローラ30をアクセスする。従って、これらは、 これは、回路100によってポートされ、メモリ モジュールを通してパス24又は25へ、従って 選択されたパス28への同期化されたライト動作 である。プロセッサ40は、このライト動作が完 了するまでストールする。第8回の1/0プロセッ サポードは、ある誤り(例えば不適当なコマンド、 VMEパス28で応答が受信しないまま期限がす ぎたこと、実行されたときのパリティチェック) を検出するように形成され、1個の誤りが検出さ れると、1/0プロセッサは、パストラフィック への応答を止め、すなわち、第9因に関連して上 述されたアドレス肯定応答とデータ肯定応答を送 信することを中止する。これは、パスインターフェ ース56によってパスフォールトとして検出され、 後述されるように耐り込みを生じ、可能ならば自

い。もしいずれかのステイタスフィールド(ライン 33-1または33-2)においてエラーが検出されたなら、又はもしプライマリでないメモリが 時間切れになったならば、割り込みはポスト (
post) される。

第2の場合、リード転送において、データエラーがプライマリメモリからステイタスライン33に指示されたこと、あるいは、プライマリメモリから応答が受信されなかったことが仮定される。 CPUは、他力のスを応答を持ちータスピットに対しいが表にないないないないでは、パスターフリーが見いだされないないないでは、パスマリのメモリースをいから近いがある。 ティイタス)の変化を起こさくリードではなかから正しくリードではないが新しいがあら正しないがから正しくがあかいである。 を確認するために、リトライが設定される。 良好なスティスを更新するために(1個のメモリを悪いと気付き、異なったメモリをブライマ 己訂正作用がなされる。

<エラーリカバリ>

上記パス21、22、23を介しての転送のためのメモリモジュール 14と15による応答を評価するために、CPU11、12、13によって用いられるシーケンスは、次に説明される。このシーケンスは、パスインターフェースユニット56におけるステートマシンによって定義されかつCPUによって実行されるコードにおいて定義される。

第1の場合、リード転送において、データの級りがプライマリのメモリからのライン33にステイタスピットに示されないと仮定する。ここで、メモリ参照によって始められるストールは、各マイクロプロセッサ40で命令実行を続けることを可能にするために、制御バス55と43を介してレディ信号を主要することにより終了する。しかし、肯定応答がライン112において他の(プライマリでない)メモリモジュールから受信されるまで(または時間切れになるまで)、開始されな

リとし) ポストされる。しかしながら、もしデータエラー又は時間切れが新しいプライマリからリードをするという試みから生じたなら、次に割り込みが制御パス55と43を介してプロセッサ40に主張される。

ライトパッファ 5 0 がパイパスされたライト転送において、第 1 の場合では、どちらのメモリからもステイタスピットにエラーが示されない。ストールは終了され命令の設行が許可される。再び、もしエラーがどちらかのステイタスフィールドに検出されたならば割り込みがポストされる。

ライトパッファ50がパイパスされたライン転送において、第2の場合では、データエラーがプライマリメモリからステイタスに指示されるか、または、応答が、プライマリメモリから受け取られない。各CPUのインターフェースコントロータは、他のメモリモジュールからの肯定応答を待つ。そして、もしデータエラーが他のメモリからのステータスに見いだされないならば、所有権の変化が強制され、割り込みがポストされる。しか

し、もしデータエラー又は時間切れが他方の(新 しいプライマリの)メモリモジュールのために起 こるならば、次に割り込みがプロセッサ 4 0 に対 して主張される。

ライトパッファ50がイネーブルされたライト 転送において、CPUチップはライト動作によっ てストールされず、第1の場合は、どちらのメモ リモジュールからもステイタスにエラーが指示さ れない。転送は終えられて、他のパス転送が開始 される。

ディトパッファ 5 0 をイネーブルとしたライト 転送において、第 2 の場合、データエラーは主メ モリからのステイタスに示されるか、又は、応答 が主メモリから受信されない。メカニズムは、他 のメモリからの育定応答を待つ。そして、もし他 のメモリからのステイタスにデータエラーが見い 出されないならば、次に所有権の変化が強行され、割り込みはポストされる。しかし、もしデータエラー又は時間切れが他のメモリにおいて生じるな らば、次に割り込みがポストされる。

る。しかし、すべてのライト動作が2個のメモリ で実行されるので、この第1ステップが達成され る方法は、良好なメモリモジュールのロケーショ ンをリードし、次にこのデータを再メモリモジュ ール14と15の同じロケーションにライトする ことである。これは、通常の動作が進行中に、実 行中のタスクに挿入されて行われる。【/Oパス 24又は25から生じるライトは、第1ステップ でのこの再生ルーチンにおいて無視される。こう してすべてのロケーションにライトされた後は、 次のステップは、1/OTクセスもまたライトさ れることを除いて第1ステップと同じである。す なわち、1/0パス24又は25からの1/0ラ イトは、実行するタスクにおいて通常のトラフィッ クにおいて発生するときに、良好なメモリのすべ てのロケーションをリードしこの同じデータを阿 メモリモジュールの同じロケーションにライトす ることを挿入して実行される。この第2ステップ でモジュールがゼロから最大アドレスまでアドレ ス指定されたときに、再メモリは同一になる。こ

メモリモジュール 14又は15は、いま説明し たメカニズムによって一旦決定されると、フォー ルト条件がオペレータに対し信号として示される が、システムは動作を続けることができる。オペ レータは、おそらく故障のモジュールを含むメモ リポードを交換することを希望するだろう。これ は、システムが起動され動作している間に行うこ とができる。次に、システムは、停止せずに新し いメモリポードを再統合できる。このメカニズム は、ソフトのエラーによってライトを実行できな いがテストで息狂なとされ物理的に交換する必要 がないメモリモジュールを再生するためにも役立 つ。タスクは、データが色方のメモリモジュール と同じである状態にそのメモリモジュールを戻す ことである。この再生モードは、2ステップのプ ロセスである。まず、メモリがイニシャライズさ れておらず、パリティエラーを含むかも知れない ことを仮定する。そこで良好なパリティの良好な データが、すべてのロケーションに書き込まなけ ればならない。これは、この点ですべてゼロであ

の第2の再生ステップの間に、CPUとI/Oプロセッサの両方が、エラーなしに全ての動作を行うようにメモリモジュールが再生されることを期待する。I/Oプロセッサ26、27は、データリード転送の間に再生されるメモリモジュールによって示されるデータを使用しない。再生プロセスが完了した後で、再生されたメモリは、(必要ならば)プライマリと指定できる。

四様な再プロセスがCPUモジュールに対しても備えられる。1個のCPUが(メモリポート回路100による場合等のように)故障と検出されるとき、他の2個のCPUは動作を続けるが、感いCPUポードは、システムを停止せずに交換できる。新しいCPUポードがオンポードROM63から起動自己テストルーチンを実行するとき、他のCPUにこのことを示す信号を出力して、再生ルーチンが実行される。まず、2個の良野なCPUがその状態をグローバルメモリにコピーし、次に全3個のCPUが「ソフトリセット」を実行する。ここで、CPUはROM内のイニシャライ

ズルーチンから実行をリセットし開始する。そうして、全CPUは、命令ストリームの正確に同じ点に来て、同期化され、次に、保存されていた状態が全3個のCPUにコピーして戻され、前に実行されていたタスクが続行される。

上述したように、各メモリモジュール内のボート回路100は、全3個のCPUが同一のメモリ 参照をしているか否かを決定する。もしそうならば、メモリ動作は、完了まで遊むことを許可される。もしそうでなければ、CPU放降モードに入る。ボート回路100によって検出されるように、 異なったメモリ参照を送信するCPUは、パス33-1及び/又は33-2で戻されるスティタスで 同定される。割り込みはポストされ、ソフトウエ アは引き続いて故障CPUをオフラインとする。このオフラインスティタスは、スティタスパス32に反映される。故障が検出されているメモリ参照は、3つから2つを選択するボートに基づき完 丁することを許可される。つぎに、悪いCPUポードが交換されるまで、ボート回路100は、メ

したようにソフトウェアによって1/0プロセッサに限定されたコントローラ30は、ソフトウェアによって他方の『/0プロセッサへスイッチされる。オペレーティングシステムは、同じコントローラに対する新しいアドレスを書き直し、その後は、コントローラは他方の『/0コントローラ26又は27に限定される。エラーすなわち故障は、パスインターフェース56でパスサイクルを終えるパスエラーによって検出でき、例外の原因を決定する例外処理ルーチンを通して核内に急送される例外を発生し、次に、1/0テーブルのアドレスを書き換えることにより)全コントローラ30を、誤った『/0プロセッサ26又は27から他方へ動かす。

パスインターフェース 5 6 はいま説明したようにパスエラーを検出すると、故障は、再統合スキームが使用される前に分離されねばならない。 1 個の 1 / 0プロセッサ 2 6 または 2 7 へ、あるいは 1 個のパス 2 8 の 1 個の 1 / 0コントローラ 3

モリ参照の進行を許可する前に、2個の良好なCPUからの2個の同一のメモリ要求を必要とする。システムは、通常は、1個の(2個でなく)CPUオフラインで動作を続けるように構成されている。しかし、1個の良好なCPUだけで動作することが希望されるならば、別の方法が利用できる。CPUは、もし異なったデータがメモリ要求で検出されるならばボート回路100によって、又は時間切れによって、故障とボートされる。もし2個のCPUが同一のメモリ要求を送信するが、第3のCPUがあらかじめ選択された時間切れ期間にどんな信号も送信しないならば、CPUは故障と仮定され、前のようにオフラインとされる。

システムのI/O装置は故障の場合にソフトウエア再挟合のためのメカニズムを備える。すなわち、CPUとメモリモジュールコアは、いま説明したように、故障に対して保護されたハードウェアである。しかし、システムのI/O部分は故障に対して保護されたソフトウェアである。」個のI/Oプロセッサ26または27が誤ると、上流

○へ(すなわち 1 何の 1 / 0 案子における 1 何の 新御レジスタ又はステイタスレジスタ、又はデー タレジスタへ) のいずれかにCPUがライト動作 を行うとき、これは、メモリモジュールにおける パイパス動作であり、両メモリモジュールは動作 を実行して、2個の1/0パス24と25にそれ を通過させる。2個のI/Oプロセッサ26と2 7は、ともにパス24と25をモニタし、パリティ をチェックし、コントローラ!26を介して適正 なシンタックスでコマンドをチェックする。例え ば、もしCPUが1/Oプロセッサ26または2 7内のレジスタにライトを実行するならば、もし どちらかのメモリモジュールが正当なアドレス、 正当なコマンド及び正当なデータを示すならば(パ リティエラーがないことと適正なプロトコルによっ て証明されるように)、アドレス指定された!/ 0プロセッサは、アドレス指定されたロケーショ ンにデータをライトし、ライト動作が皮功して完 了したという肯定応答指示でメモリモジュールに 応答する。両メモリモジュール14と15は、1

ノのプロセッサ26又は27からの応答(第9図 のアドレスとデータの肯定応答信号) モモニタし ていて、両メモリモジュールは、ライン33-1 と33-2の動作ステイタスでCPUに応答する。 (もしこれがリードであるならば、プライマリの メモリモジュールのみがデークを戻すが、しかし 岡方がステイタスを戻す。) CPUは、阿方がラ イトを正しく実行したか、1個だけであったか、 無しであったかを決定できる。もし【個だけが良 籽なステイタスを戻し、それがプライマリならば、 所有権を変える必要は無い。しかしもしパックアッ プが良好に戻され、プライマリが悪く戻されるな 。らば、所有権の変更が強行され、正しく実行した ものをプライマリにする。どちらの場合も、割り 込みが故障を報告するために入れられる。この点 で、CPUは、悪いのがメモリモジュールである か、メモリモジュールの下流側の何かであるかも 知らない。それで、同様なライトが【/Oプロセッ サに対して試みられる。しかし、これが成功する ならば、メモリモジュールが思いことを必ずしも

サがパス24又は25を感化させているならば、 そのパスドライパは、リセットによって切られ、 そうして、もしオンラインI/Oプロセッサへの 通信のリトライが(阿パス24と25を介して) 良肝なステイタスを返すならば、リセットI/O プロセッサが故障であることが分かる。とにかく、 各パスエラーに対して、あるタイプの故障分離シ ーケンスが実行され、どのシステム部品がオフラ インにしなければならないかを決定する。

<同期>

サ40は、第4図と第5図を参照して上に説明したように、重なった命令実行を行うパイプタインアーキテクチャである。この実施例において使用される同期技法は、サイクル計数、すなわち、命令が実行される毎に第2図のカウンタ71とカウンタ73をインクリメントすることによるので(米

図示される実施例において使用されるプロセッ

図出駅第118,503号に一般的に開示されて いるように)、何がプロセッサ40における命令 の実行であるかを定義しなければならない。まっ 証明する必要が無い。なぜなら、初めにアドレス 指定された1/0プロセッサが例えばパス24ま たは25のタインに接続され、パリティエラーを 起こしたからである。それで、システムは、選択。 的に、「ノロプロセッサのシャットオフと操作の リトライを行い、両メモリモジュールが同じ!/ O.プロセッサにライト動作を正しく実行できるか を見る。もしそうならば、システムは、交換され 再統合されるまで思いし/Oプロセッサをオフラ インにして動作を実行できる。しかし、もしりト ライがし個のメモリから悪いステイタスをなお与 えるならば、メモリをオフラインにでき、あるい は、他の要素において故障がメモリにあるか無い かを確実にするために故障分離ステップがさらに 採られる。これは、全コントローラ30を1個の I/Oプロセッサ26又は27に切り換えてオフ の1/ロブロセッサにリセットコマンドを送り、 生きている両メモリモジュールでオンラインの1 /0プロセッサとのリトライの漁名を出力するこ とを含む。そして、もしりセット「/♀ブロセッ

すぐな定義は、パイプラインが進むごとに命令が 実行されることである。コントロールパス 4 3 の 1 本のコントロールラインは、パイプラインがストールされることを示す信号ラン#である。ラン #が高レベルであるときは、パイプラインはストールされ、ラン#が低レベル(論理0)であると きは、パイプラインは各マシンサイクル毎において プロセッサ 4 0 のパイプラインをモニタするにめ に用いられ、そうして、このプロセッサ 4 6 におい に用いられ、そうして、このプロセッサ 4 6 は、 でランオ 6 は、パイプラインをモニタ 5 は、 でランすることができる。コントロールパス 4 3 でのこのラン# 信号は、クロック 1 7 とともにランサイクルを計数するためにカウンタ 7 1 と 7 3 によって用いられる。

好ましい実施例において、カウンタレジスタ7 1のサイズは、4096すなわち211に選ばれる。 これが選択された理由は、クロック17に使用さ れる結晶発展子の許容範囲が、平均して約4Kラ ンサイクルにおけるドリフトがプロセッサチップ

40によってランされるサイクル数において! 假 のスキューすなわち巻を生じるようなものだから である。この差は、以下に説明されるように割り 込み同期の正しい動作を正当に許容するようなも のである。1つの同期メカニズムは、カウンタ7 1がオーバーフローするときはいつでもCPUに 何期を起こさせるように作用を強いることである。 1つのそのような作用は、カウンタ71からのオ ーパーフロー信号OVFLに対応してキャシュミ スを強いることである。これは、次の『キャシュ のためのコントロールパス43の誤ったミス信号 (例えばセットされないタグパリッドピット (TagValid bit) を単に発生することによって行う ことができ、こうしてキャシュミス例外ルーチン をエンターさせ、その結果生じたメモリ参風は、 任意のメモリ参照が行われるように同期を確立さ せる。カウンダ71のオーバーフローに対して同 期させる他の方法は、プロセッサ40にストール もさせることである。これは第2回の急運回路? 1aを介してコントロールパス43にCPピジー

的にはそれ自身のクロックで自由にランしていて、 同期イベントが発生する場合を除いて、実質的に 相互に結合されていない。マイクロプロセッサが 第4因と第5因に示されたように使用される事実 は、単独のクロックを用いてのロックステップ同 期をより困難にしていて、性能を低下させている。 また、ライトバッファ50の使用は、プロセッサ を結合しないように役立ち、ましてプロセッサの 密接な結合に有効ではないであろう。同様に、命 令キャシュとデータキャシュ及びTLB83を用 いた仮想メモリ管理からなる高性能は、密接な結 合が使用されたならばさらに困難になり、性能は 悪影響を受けるだろう。

割り込み両期技法は、リアルタイムといわゆる「仮想タイム」を区別しなければならない。リアルタイムは、外部の実際の時間、弦の時計の時間であり、砂単位で制定され、又は便宜上例えば60nsecの分割であるマシンサイクルで測定される。もちろん、クロック発生器17はそれぞれリアルタイムでグロックパルスを発生する。仮想

(コプロセッサビジー) 号を発生するオーバーフロー信号OVFLを用いて行うことができる。このCPビジー信号はCPビジーが主要されなくなるまで、常にプロセッサ 4 0 にストールをエンターすることになる。全3個のプロセッサは、同じコードを実行していてそのカウンタ7 1 に同じサイクルを計数するので、このストールをエンターする。しかし、CPUがストールをエンターする。しかし、CPUがストールをエンターする。管理回路7 1 a は、入力R # を介して他の2 個のプロセッサのバス 4 3 からラン#を受信し、そうして全3個がストールしたときに、CPビジー信号がリリースされ、プロセッサは、再び同期してストールから出る。

こうして、2つの阿期技法が説明された。第2の技法では、阿期はメモリモジュールの回路 100におけるメモリ参照から生じ、第2の技法では、いま説明したように、カウンタ71のオーパープローによって生じる。さらに、以下に説明されるように、割り込みが両期化される。しかし、住意するべき重要なことは、プロセッサ40は、基本

タイムは、各プロセッサチップ40の内部サイク ル計数タイムであり、各のサイクルカウンタ71 と73で測定される。ナなわち、プロセッサチッ プによって実行される命令の命令数であり、ある 任意の開始点からの命令において測定される。第 10図を参照して、リアルタイム(toからしょ として示される) と仮想タイム (命令数 (カウン トレジスタ73のモジューロ 1 6計数) 1。から 」」として示される)との間の関係が図示される。 第10図の各行は、1個のCPU-A,-B又は-Cのサイクル計数であり、各列は、リアルタイム での「点」である。CPUに対するクロックは、 位相がずれ易い。そこで、実際の時間の相関は、 第10a図に示されるようなものであり、ここで、 命令数(列)は完全には並んでおらず、すなわち、 サイクル計数は、並べられたリアルタイムマシン サイクルの境界で変化しない。しかし、第10図 の図示は、説明の目的には十分である。第10図 において、リアルタイム t gでC PU-Aは第3の 命令にあり、CPU-Bは計数9にあり9番目の

命令を実行していて、CPU-Cは4番目の命令 にある。リアルタイムも仮想タイムも遊むことが 可能なだけであることに注意する。

CPUのプロセッサチップ40は、リソースが 利用出来ないある条件の下でストールする。例え ば、ロードまたは命令フェッチの間のDキャシュ 45または『キャシュ44のミス、ライトパッファ 50がストア動作の間に一杯であるという信号、 コプロセッサ46がビジーである(コプロセッサ が、データ依存性又は制限された処理リソースに より取り扱えない命令を受信した)というコント ロールパス43を介しての「CPピジー」信号、 またはマルチプライア/デバイダ79がビジーで ある(内部のマルチプライア/デパイダ回路が、 プロセッサが結果レジスタをアクセスしようとし たときに動作を完了していなかった)ことである。 もちろん、キャシュ44と45は、プロセッサ4 0による介在なしに状態を変化しない「パッシブ リソース」である。しかし、残りのものは、プロ セッサがなんら作用しなくても状態を変化出来る

Cは、t。でグローバルメモリ14又は15へのアクセスを開始し、グローバルメモリのコントローラ117は、第1のプロセッサCPU-Cがメモリアクセスの開始を信号するときにメモリアクセスを開始する。コントローラ117は、CPU-BとCPU-Cがそれぞれメモリアクセスに必要な8クロックより少なくストールするけれども、アクセス8クロック違れてt。で完了する。その結果、全CPUは、リアルタイムでも仮想タイムでも同期される。この例は、また、DRAM104へのアクセスの重複と回路100でのポーティングとの利点を示す。

インターロックストールは、パッシブリソースストールから異なった状況を示す。1個のCPUは、他のCPUが全くストールをしないときにインターロックストールをすることが出来る。第12図を参照して、ライトバッファ50によって起こされるインターロックストールが図示される。CPU-AとCPU-Bのサイクル計数が示され、CPU-AとCPU-Bのライトバッファ50から

アクティブリソースである。例えば、ライトパッファ50は、(プロセッサが他のストア動作を行わない限り) プロセッサによる作用なしにフルからエンプティに変化する。そこでストールに、パッシブリソースのストールとアクティブリソースのストールの2つのタイプがある。アクティブリソースのストールは、インターロックストールと呼ばれる。

CPU-A、-B、-Cで実行されるコードストリームが同一であるので、3個のCPUのキャシュ44と45のようなパッシブリソースの状態は、仮想タイムの総ての点で必然的に同じである。もしストールがパッシブリソース(例えばデータキャシュ45)での衝突の結果であれば、全3個のプロセッサはストールを行い、ただ1つの変散は、ストールの長さである。第11箇を参照して、キャシュミスが『。で発生し、このミスの結果のグローバルメモリ14又は15へのアクセスが8クロック(実際には8クロック以上であってもよい)の時間がかかったと仮定する。この場合、CPU-

のフル(full)フラグA。。とB。。が、サイクル計 数の下に示される(ハイレベルナなわち論理】は フルを意味し、ローレベルすなわち論理0はエン プティを意味する)。CPUはストア動作が実行 される毎に、フルフラグの状態をチェックする。 もしフルフラグがセットされるならば、CPUは、 フルフラグがクリアされストア動作を完了するま でストールする。ライトパッファ50は、もしス トア動作がパッファを満たすならば、フルフラグ をセットし、ストア動作がパッファから1ワード を流出して次のCPUストア動作のための位置を フリーにするときはいつでもフルフラグをクリア する。時間 t .で、C P U -B は、3クロックC P U-Aの先にあり、ライトバッファは共にフルで ある。ライトバッファがグローバルメモリにライ ト動作を行っていると仮定すると、このタイトが しaの間に完了するとき、ライトパッファフルフ ラグはクリアされる。このクリアは、リアルタイ ムで t aに同期して起こるが(第ⅠⅠ団に図示さ れる理由により)、仮想タイムでは同期していな

い。いま、サイクル計数 I 。での命令は、ストア 動作であると仮定すると、CPU-Aは、タイト パッファフルフラグがクリアされた後で t 。でこ のストアを実行するが、しかし、CPU-Bは t 。 でこのストア命令を実行し、そうして、タイトパッ ファフルフラグがなおセットされていることを見 いだして3 クロックの関ストールをしなければな らない。こうして、CPU-Bはストールをする が、CPU-Aはストールをしない。

【個のCPUはストールをするかも知れず他のCPUはストールをしないかも知れないという性質は、サイクルカウンタ7lの解釈に制限を課する。第12回において、割り込みがサイクル計数l,で(CPU-Bがl。命令からストールをしている間に)複数のCPUに示されたと仮定する。サイクル計数l,に対するランサイクルは、t,で関CPUに対して起こる。もしサイクルカウンタだけがCPUに割り込みを示すなら、CPU-Aはサイクル計数l,で割り込みを見るが、CPU-Bはサイクル計数l。から生じるストールサイク

の論理プロセッサとして機能することが要求され、 従って、3個のCPUのプログラミングモデルが 単独の論理プログラミングのプログラミングモデ ルであることを保証するためにその内部状態に関 してある制限を実行することを要求する。誤りモ ードや診断モードを除いて、上記3個のCPUの 命令ストリームは同一であることが要求される。 もし月一でなかったら、第6図のボーティング回 路100でのグローバルメモリアクセスのボーティ ングが困難になるだろう。すなわち、ポートする ものは、1個のCPUが故障しているのか、異なっ たシーケンスの命令を実行しているのか分からな い。同期スキームは、もし任意のCPUのコード ストリームが、その他のCPUのコードストリー ムから分岐するならば故障が起こったと仮定する ように設計される。割り込み同期は、単独のCP リイメージを維持する1つのメカニズムを提供す δ.

すべての割り込みは、仮想タイムに同期して起 こることが要求され、3個のプロセッサCPU- ルの間に割り込みを見る。そうして、割り込みを 示すこの方法が、この2個のCPUに異なった命 令での例外、もし全CPUがストールされるか又 はストールされていない場合には起こらないよう な条件が採用される。

サイクルカウンタの解釈についての別の制限は、サイクル計数の検出と作用の実行との間に遅れがあってはならないことである。再び第12回を参照して、割り込みがサイクル計数I。でCPUに示されるが、実行の制限のために余分のクロックの遅れがサイクル計数I。の検出とCPUへの割り込みの提示の間に介在すると仮定する。その結果は、CPU-Aが、この割り込みをサイクル計数I。で確認するが、CPU-Bは、サイクル計数I。からのストールの間に割り込みを確認して、2個のCPUに異なった命令で例外を採らせる。再び、リアルタイムで命令パイプラインの状態をモニタすることの重要性が図示される。

<割り込み同期>

・第1回から第3回までの3個のCPUは、単独

A、CPU-BとCPU-Cの命令ストリームが割 り込みの結果として分岐しないことを保証する(分 岐する命令ストリームには他の原因もある。例え ば、1個のプロセッサが他のプロセッサによって リードされたデータと異なったデータをリードす ること)。仮想タイムに対して非同期に起こる割 り込みがコードストリームを分岐させるシナリオ は、いくつかある。例えば、プロセスAが完了す る前にコンテクストスイッチをオンにさせるがブ ロセスAが他のCPUで完了した後でコンテクス トスイッチをオンにさせる割り込みは、その後の ある点で、1個のCPUがプロセスAの実行を絞 けるが他方のCPUはプロセスAが既に完了して. いるためプロセスAを実行出来ないという状況を もたらす。もしこの場合に割り込みが仮想タイム に非同期に起こるならば、例外プログラムカウン タが異なるという事実が問題を起こすであろう。 例外プログラムカウンタの値をグローバルメモリ に書き込む行為は、ポーターが3個のCPUから 異なったデータを検出し、ポートフォールトを生

じるという結果になるだろう。

CPUにおけるあるタイプの例外は、本来仮想 タイムに同期している。1つの例は、プレークポ イント命令の実行によって生じるブレークポイン ト例外である。全CPUの命令ストリームが同一 なので、ブレークポイント例外は3個のCPUに おける仮想ケイムにて同じ点で生じる。同様に、 全てのそのような内部例外は、本来仮想タイムに 同期して生じる。例えば、TLB例外は本来同期 する内部例外である。TLB例外は仮想ページ数 がTLB83のどのエントリにも適合しないため に生じる。アドレスを解釈するということが(ブ レークポイント例外におけるように正確に)単に 命令ストリームの機能なので、解釈は、本来仮想 タイムに同期する。 TLB例外が仮想タイムに同 期することを確実にするために、TLB83の状 超は全3個のCPUll、12、13において同 ーでなければならず、これは、TLB83がソフ トウェアだけによって変更できるので、保証され る。再び、全CPUが同じ命令ストリームを実行

みは、各CPUの個々の命令ストリーム(仮想タイム)と同期である割り込みを生成することが出来ない。どのような種類の同期も無ければ、もしある外部装置がリアルタイム tiの時間に全CPUに直接示されるならば、3個のCPUは、異なった命令で例外トラップをとり、3個のCPUのアクセプトされない状態が生じる。これは、リアルタイムに同期であるが仮想タイムに同期しないイベント(割り込みの主張)の例である。

複数の割り込みは、第1回から第3回までのシステムにおいて、割り込みについて分散されたポートを実行し、決定されたサイクル計数でプロセッサに割り込みを示すことにより、仮想タイムに同期する。第13回は、第2回の割り込み同期論理回路65のより詳細なプロック回を示す。各CPUは、モジュール14又は15から生じるライン69又は70からの外部割り込みを補促する分配器135を含む。この補促はあらかじめ決定されたサイクル計数で、例えばカウンタ71から入力

するので、TLB83の状態は常に仮想タイムに 同期して変化される。そうして、一般的経験即と して、もし行動がソフトウェアにより実行される なら、その行動は仮想タイムに同期している。も し行動がサイクルカウンタを用いないハードウェ アにより実行されるなら、その行動は一般にリア ルタイムに同期である。

外部の例外は、本来仮想タイムに同期していない。 1/0装置26、27又は28は、3個のCPU11、12、及び13の仮想タイムについて情報を有しない。従って、1/0装置によって発生される全ての割り込みは、以下に説明するように、CPUに示される前に仮想タイムに同期されなければならない。浮動点例外は、浮動点コプロセッサ46がCPU内でマイクロプロセッサ40に堅く結合されるので、1/0装置割り込みと異なっている。

外部装置は、3個のCPUを1つの論理的プロセッサとして見て、CPU間の同期や同期の欠乏についての情報を有しない。従って、外部割り込

ラインCC-4上で信号が出力される計数-4で 起こる。補促された割り込みは、CPU間パスし 8を介して他の2個のCPUへ分配される。これ らの分配された割り込みは、未決定割り込みと呼 ばれる。各CPU11、12、13から1個の3 個の未決定割り込みがある。ボーク回路136は、 未決定割り込みを捕捉出力、全CPUが外部割り 込み要求を受信したかを確認するポートを行う。 (サイクルカウンタ71で検出される) あらかじ め決定されたサイクル計数で、この何では入力ラ インCC-8により受け取られたサイクル8で、 割り込みポータ136は、ライン137とパス5 5と43を介して各マイクロプロセッサ40の割 り込みピンに割り込みを示す。割り込みを示すた めに用いられるサイクル計数があらかじめ決定さ れているので、全マイクロプロセッサ40は、同 じサイクル計数で割り込みを受け取り、こうして、 割り込みが仮想タイムに同期されている。

第14図は、仮想タイムに対して割り込みを同期するためのイベントのシーケンスを示す。 CP

U-A,CPU-B及びCPU-Cと示された行は、 リアルタイムでの1点での各CPUのカウンタ7 1におけるサイクル計数を示す。1RQ_A_P ENDING, IRQ_B_PENDINGRU IRQ_B_PENDINGと示された行は、ポ ータ136の入力へCPU間パス18を介して結 合される割り込みの状態を示す(1 は、未決定ビッ トがセットされていることを意味する)。IRQ _A, IRQ_B.及びIRQ_Cと示された行 は、マイクロブロセッサ40の割り込み入力ピン の状態(ライン137の哲号)を示し、ここで1 は割り込みが入力ピンに存在することを意味する。 第14回で、外部の割り込み(EX_IRQ)は、 t•でライン69に主要される。もし割り込み分 配器135が割り込みを捕捉し、CPU間パス1 8にサイクル計数4で分配するならば、IRQ_ C_PENDINGは時間tiでlになり、IR Q_B_PENDINGは時間もまで」になり、 IRQ_A_PENDINGは時間にでしたな る。もし割り込みポータ136がサイクル計数8

トを捕捉してポートするならば、CPU-Aの虧 り込みポータ136は、他の2個の割り込み未決 定ピットがセットされていないとき、時間しっで IRQ_A_PEND信号を捕捉する。CPU-Aの割り込みポータ136は全てのCPUが外部 割り込みを分配していないことを認識し、捕捉さ れた割り込み未決定ピットを保持レジスタ138 に出力されて格納される。CPU-BとCPU-C の割り込みポータL36は単独の割り込み未決定 ビットをそれぞれ時間 toと toにÁ捉する。CP U-Aの割り込みポータのように、これらのポー クは、全ての割り込み未決定ピットがセットされ ていないことを認識し、こうして、セットされた 単独の割り込み未決定ピットが保持レジスタ13 8に出力されて格納される。各CPUのサイクル カウンタ71は、サイクル計数7に達するとき、 ロールオーバーし、サイクル計数0で計数を開始 する。外部割り込みはまだ主張されているので、 CPU-BとCPU-Cの割り込み分配器135は、 それぞれ時間しょっとしょで外部割り込みを捕捉す

で割り込み未決定ビットをボートするならば、IRQ_Bは時間t。でlになり、IRQ_Bは時間t。でlになり、IRQ_Bは時間t。でlになっる。その結果、割り込みは、リアルタイムでは異なった点であるが仮想タイムでは同一の点(すなわちサイクル計数8)でCPUに示される。

第15回に、第14回に示されたアルゴリズムを必要とするシナリオを変更して示す。ここではサイクルカウンタ71がモジューロ8カウンタにより要されることに注意する。外部割り込み(EX_IRQ)は時間tiで主張される。割り込み分配器135はこの割り込みを捕捉し、サイクル計数4でCPU同バス18に割り込みを分配する。CPU-BとCPU-Cが時間tiの前にサイクル計数を実行しているので、その割り込みを捕捉することができない。しかし、分配器り込みを捕捉することができない。しかし、CPU-Aは時間tiの前にサイクル計数を実行する。その結果、CPU-Aは時間toが高り込みを捕捉して分配する。しかし、もし割り込みボータ136がサイクル計数7で割り込み未決定ビッ

る。これらの時間は、サイクル計数が4に等しくなったときに対応する。時間tizで、CPU-Cの割り込みボータは、CPU間バス18に割り込み未決定ピットを譲促する。ボータ136は、全C外部割り込みを補促して分配することを決定し、プロセッサチップ40に割り込みを示す。時間tizに、CPU-BとCPU-Aの割り込みボータ136は、割り込み未決定ピットを補促し、割り込みをプロセッサチップ40に示す。その結果、金プロセッサチップが同じ命令で外部割り込み要求を受信したことになり、保持レジスクに保存されていた情報は必要で無くなる。

<保持レジスタ>

第15回に関して上述に示された割り込みシナリオにおいて、ポータ136は、若干のステート割り込み情報を保存するために保持レジスタ138を使用する。特に、保存されたステートは、全CPUでなくいくつかのCPUが外部割り込みを確促し分配したことであった。もしシステムが(第15回の状況のように)どんな故障もし無い場合

は、前の例に示したように、外部割り込みが保持 レジスタの使用なしに仮想タイムに同期出来るの で、このステート情報は必要でない。アルゴルズ ムは、割り込みボータ136が割り込み未決定ビッ トをあらかじめ決定されたサイクル計数で加えポ ートすることである。全ての割り込み未決定ビッ トが主要されるとき、割り込みは、そのあらかじ め決定されたサイクル計数でプロセッサチップに 示される。第15回の例において、割り込みはサ イクル計数7でボートされた。

第15回を参照して、もしCPU-Cが誤りをし、誤りモードが割り込み分配器135が正しく 機能しないようなものであれば、このとき、もし プロセッサチップ40に割り込みを示す前に全割 り込み未決定ビットがセットされるまで割り込み ボーク136が待つならば、その結果、割り込み は示されるようになることは無い。こうして、た だ1個のCPUのただ1個の誤りが全CPUにつ いての全体の割り込みのチェーンを機能できない ようにする。

り込み未決定ビットがセットされていることを割り込みボータが発見するならば、エラーが1 個以上のCPUに存在するはずである。これは、各CPUの保持レジスタ138が割り込みサービス時にクリアされることを仮定する。そのため、保持レジスタの状態は割り込み未決定ビットについての新鮮でない状態を表さない。エラーの場合、割り込みボータ136は、プロセッサチップ40に割り込みを示すことができ、同時に、エラーが割り込み同期論理回路によって検出されたことを示す。

割り込みポータ 1 3 6 は、実際にはどんなポーティングもせず、その代わり割り込み未決定ピットと保持レジスタ 1 3 7 の状態を検査して、プロセッサチップ 4 0 に割り込みを示すか否かと割り込み論理回路にエラーを示すか否かを決定するだけである。

くモジューロサイクルカウンタ>

第15回の割り込み周期の例は、割り込みカウンタをモジューロNカウンタ(例えばモジューロ

保持レジスタ138は、最後の割り込みポート サイクルが全部ではないが少なくとも1個の割り 込み未決定ピットを捕捉したことをポータ136 が知るメカニズムを提供する。割り込みポートサ イクルは、割り込みポータが割り込み未決定ビッ トを雄捉しポートするサイクル計数で起こる。数 個の割り込み未決定ピットがセットされる結果と なる2つだけのシナリオがある。1つは、第15 図に関連して示された示されたシナリオであって、 ここでは、外部割り込みは、あるCPUの割り込 み分配サイクルの前であるがその他のCPUの割 り込み分配サイクルの後に主張される。第2のシ ナリオでは、少なくとも1個のCPUが、割り込 み分配器をディスエーブルにするような誤りをす る。もし数個の割り込み未決定ピットだけが割り 込みポートサイクルでセットされる理由が第1の シナリオであるならば、餌り込みボータは、全割 り込み未決定ピットが次の割り込みポートサイク ルでセットされることが保証される。従って、も し保持レジスタがセットされていて全部でない餌

8カウンタ) として表した。モジューロNサイク ルカウンタの使用は、割り込みポートサイクルの 概念を可能にすることにより、割り込みポーティ ングアルゴリズムの説明を簡単にした。モジュー ロNサイクルカウンクを使用すると、割り込みボ ートサイクルは、OとN-l(Nはサイクルカウ ンタのモジューロである) の間にある単独のサイ クル計数として説明できる。サイクルカウンタの どんな数も割り込みポートサイクルのために選択 でき、サイクル計数は、Nサイクル計数毎に起こ ることが保証される。モジューロ8カウンタに対 して第15図に示されるように、割り込みポート サイクルは8計数毎に起こる。割り込みポートサ イクルは、モジューロNサイクルカウンタの周期 的性質を説明するためにだけここで用いられる。 モジューロNサイクルカウンタの特定のサイクル 計数にキーとなるどのイベントもNサイクル計数 毎に起こることが保証される。明らかに、不定数 (すなわち非反復性カウンタ71) は使用できな

.

L.

Nの値は、システムに正の効果を持つシステム パラメータを最大にし、システムに食の効果を持 つシステムパラメータを最小にするように選択さ れる。まず、いくつかのパラメータが示される。 C.とCaは、それぞれ、割り込みポートサイクル と割り込み分配サイクルである(第13回の回路 では、これらはそれぞれCC-8とCC-4である) 。CC-8とCC-4の値は、0とN-1 (Nはサ イクルカウンタのモジューロである)の間の範囲 にあらればならない。 D....は、同期論理回路に よって許容され得る3個のプロセッサCPU-A。 CPU-B及びCPU-Cの間のサイクル計数ドリ フトの最大量である。このプロセッサドリフトは、 リアルタイムの1点で各CPUからサイクルカウ ンタ71のスナップショットをとることにより決 定される。ドリフトは、最も遅いCPUのサイク ル計数を最速のCPUのサイクル計数から差し引 くこと (モジューロN被算としてなされる) によ り計算される。D...の値は、NとC.とC.の関 教として安される。

時間がクロックサイクル(ランサイクル)のイン クリメントで量子化されているので、cも量子化 出来る。こうして、次の式が得られる。

方程式(2) C.-C。 < D...-l ここに、D...は、サイクル針数の整数値として 要される。

次に、最大のドリフトがNの関数として表すことができる。第17回は、N=4でプロセッサドリフトD=3の場合のシナリオを示す。Ca=0と仮定する。各プロセッサのサイクル計数の店の部分(Q)を表す。サイクル計数がいまモジューロNにて示されるので、サイクルカウンタの値は、I/Nの整されるので、サイクル計数のQは、I/Nの整数部分である。もし外部割り込みが時間taに主張されるならば、CPU-Aは、時間taに割り込みを請え分配し、CPU-Bは、時間taに割り込み分配サイクルを実行する。CPU-Aに対する割り込み分配サイクルがQ=1でありCPU-B

まず、Da..は、差C.-Caの関数として安さ れる。ここに、差済算はモジューロN放算として 実行される。これは、D...を最大にするC.とC 。の値を選択することを可能にする。 第16回の シナリオを参照し、C.~8とCa~9を仮定する。 第16図から、プロセッサドリフトはDaag #4 4 であると計算出来る。ライン69の外部割り込み は、時間 t 。で主張される。この場合、CPU-B は、時間 t aで割り込みを抽捉し分配する。この シナリオは、前に示された割り込み同期アルゴリ ズムとつじつまが合わない。なぜなら、CPU・ Aが割り込み分配サイクルを行った前にCPU-Bがその割り込みポートサイクルを実行するから である。このシナリオの欠陥は、C.とCaの差よ りも更に離れてドリフトすることである。この関 低は、形式的に次のように書くことができる。

方程式(1) C.-C。 < D...-e ここに、eは、CPU間パス18に伝達される餌 り込み未決定ピットのために必要な時間である。 前の例では、eは0と仮定されていた。健時計の

に対する割り込み分配サイクルがQ=2であるので、これは問題を示す。同期論理回路は、問題が無いかのように統行し、こうして等しいサイクル計数でプロセッサに割り込みを示す。しかし、各プロセッサのQは異なっているので、割り込みは異なった命令で複数のプロセッサに示される。従って、Nの関数としてのD。。の関係は次式で表される。

方程式(3) N/2 > D...
ここに、Nは偶数であり、D...はサイクル計数
の整数として表される。ここで、方程式(2)と
(3)は共に標本化理論におけるナイキストの定理に等価であることを示すことができる。方程式
(2)と(3)とを結合することによって次式を
得る。

方程式(4) C.-C。 < N/2-1 ここに、Nの与えられた値に対してC.とC.の最適の値が選択できる。

上述の全方程式は、Nが出来るだけ大きくあるべきであることを示唆する。Nを小さくさせよう

とする唯一の因子は、割り込みの潜在である。割り込みの潜在は、ライン69での外部割り込みの主要とライン137でのマイクロブロセッサチップへの割り込みの提示との関係を主決定するために使用されるべきかは明快な選択でない。3個のではかけるわずかな違いや他の因子のために異なった速度で動作する。最も高速のブロセッサを、最も遅いプロセッサと、その他のブロセッサがある。システムの性能は最も遅いプロセッサの性能によって最終的に決定されるので、最もいて、最もによって最終的に決定されるので、最もによって最終して、最も遅いプロセッサの性によって最終して、最も適いプロセッサの性によって最終して、最も適いで、最近によって最終して割り込みの潜在を定義する。最大の割り込みの潜在は、

方程式(5) L... = 2N-1
であり、ここに、L...は、サイクル計数で表された最大の割り込みの潜在である。最大の割り込みの潜在である。最大の割り込み分配サイクルC。の後であるが最も遅いプロセッサの割り込み分配サイクルC。の前に外部割り込みが主

L...=16/2+(8-4)=12サイクルす なわち0.7ミリ贄である。

ベローカルメモリのためのリフレッシュ制御> リフレッシュカウンタ72は、カウンケ71と 71aがまさに計数するのと同様に、(マシンサ イクルでなく) 非ストールサイクルを計数する。 目的は、リアルタイムよりはむしろ仮想タイムで 測定して、同じサイクル計数で各CPUにリフレッ シュサイクルを選入ことである。好ましくは、久 CPUは、命令ストリームにおいて位のCPUと 同じ点でリプレッシュサイクルを疎する。ローカ ルメモリー6のDRAMは、グローバルなメモリ について上述したように8msec毎に512サ イクルの周期でリフレッシュされねばならない。 こうして、カウンタ72は、512の1行をアド レスして、15msec毎に1回DRAM16に リフレッシュコマンドを出力しなければならない。 もしメモリ動作がリフレッシュの間に要求された ならば、リフレッシュが終了するまでビジー応答 が生じる。しかし、各CPUにそれ自身のローカ

扱されたときに、最大の前り込みの潜在が起こる。 平均の割り込みの潜在の計算は、最速のプロセッ サの割り込み分配サイクルの後でかつ最も遅いプロセッサの割り込み分配サイクルの前に外部割り 込みが起こる確率に依存するので、さらに複雑で ある。この確率は、多数の外部因子によって順番 に決定されるプロセッサ間のドリフトに依存する。 もしこれらの確率が0であるならば、平均の潜在 は次の式で表される。

方程式(6) L...-N/2-(C.-C.)
これらの関係式を用いて、N.C.、及びC.の値が、D...と割り込みの潜在とに対するシステムの要請を使用して決定される。例えば、N-128、(C.-C.)-10.L...=74又は約4.4マイクロ秒(ストールサイクルなしで)を選択する。4ピット(4つの2進ステージ)71ェが割り込み同期カウンタとして使用され、分配出力とポート出力が説明したようにCC-4とCC-8にある好ましい実施例を用いて、N-16.C.-8.C.-4であることが分かり、そうして、

ルメモリのリフレッシュをリアルタイムで他のC PUに独立に処理させることは、CPUを同期か ら外れさせ、従って、余分な制御が必要になる。 例えば、もし丁炭除算命令が始まるようにリフレッ シュモードがエンターされるならば、タイミング は、1個のCPUが他のCPUより2クロックだ け長くかかるようなタイミングになる。又は、も し割り込み可能でないシーケンスがより高速なC PUによりエンターされ他のCPUがこのルーチ ンにエンターする前にリフレッシュに入るならば、 CPUは、相互に離れていく。しかし、これらの 問題のいくつかを避けるためのサイクルカウンタ 71を(リアルタイムの代わりに)使用すること は、ストールサイクルが計数されないことを意味 する。そして、もしループに入って多くのストー ルを生じさせるならば(7 対しのストール・ラン 比を生じさせることが可能ならば)、周期が15 msecの数値から著しく減少されないならば、 リフレッシュの仕様に合わず、性能を劣化させる。 この理由のために、第2図に示されるように、ス

トールサイクルは第2カウンタ72aでも計数さ れ、このカウンタがリフレッシュカウンタ72で 計数されるのと同じ数に達する毎に、追加のリフ レッシュサイクルが導入される。例えば、リフレッ シュカウンタ72は、カウンタ71と参観を合わ せて、2*すなわち256ランサイクルを計数し、 オーバーフローのときにリフレッシュ信号が制御 パス43を介して出力される。一方、カウンタ7 2 a は、(ラン#信号とクロック17に応答して) 20ストールサイクルを計数し、オーパーフロー する毎に第2カウンタ72aがインクリメントさ れる(カウンタ72bは単に8ピットカウンタ7 2 a のためのビット9から11であってもよい)。 そうして、リフレッシュモードが最後にエンター され、CPUはカウンタレジスタ72bの数によっ て示される多数の追加のリフレッシュを行う。こ うして、もし長期間のストールインテンシブな実 行が起こるならば、リフレッシュの平均数は、1 5マイクロ砂低に1つの範囲内にあり、もし7× 256までのストールサイクルが介在されるなら

かし、8Mパイト以下のアドレスは、CPUモジュ ールそれ自身内でローカルメモリ16にアクセス する。体能は、ローカルメモリ!6で実行される アプリケーションにより使用されるメモリをより 多く配置することにより改善される。そして、も レメモリチップが高密度でより低コストでより高 速で利用できるならば、追加のローカルメモリが、 追加のグローバルメモリと同様に付加される。例 えば、ローカルメモリが32Mバイトであって、 グローバルメモリが128Mパイトであってもよ い。一方、非常に低コストのシステムが必要なら ば、性能は主要な決定的なファクタではなく、シ ステムは、ローカルメモリなしに動作でき、その ような構成では性能の不利益が高いけれども、す べてのメインメモリはグローバルメモリエリア (メ モリモジュール 1 4 と 1 5)である。

第18図のマップのローカルメモリ部分141 の内容は、3個のCPU11、12及び13における内容と同一である。同様に、2個のメモリモジュール14と15は、どの与えられた瞬間でも ば、最後にリフレッシュモードに行くときにリフレッシュされた行の数が名目上のリフレッシュ速度まで追い付くので、リフレッシュサイクルを任意に狙くすることにより性能の劣化はない。

〈メモリ管理〉

第1回から第3回までのCPU11、12、及び13は、第18回に図示されるように組織されたメモリ空間を輸える。ローカルメモリ16が8・Mパイトであり、グローパルメモリ14又は15が32Mパイトである例を用いて、ローカルメモリ16が、キャシュすなわち別のメモリ空間の同じ連続的な0から40Mパイトまでのマップの一部である。0から8Mパイトまでのマップの一部である。0から8Mパイトまでの部分を(3個のCPUモジュールで)3 載化し、8から40Mパイト都分を2載化しているが、論理的には単に1つの0から40Mパイトまでの物理アドレス空間があるだけである。パス54で8Mパイトを結えたアドレスは、パスインターフェース56にメモリモジュール14と15に要求をさせるが、し

その空間142内の同じデータを全く同様に含む。 ローカルメモリ部分141内にはUNIXオペレ ーティングシステムのための核143(コード) が格納され、このエリアは、各CPUのローカル メモリー6の固定された部分内に修理的にマッピ ングされる。同様に、核データは、各ローカルメ モリ16の固定されたエリア141に割り当てら れる。ブートアップの時を除いて、これらのブロッ クは、グローバルメモリ又はディスクへ、又はグ ローバルメモリ又はディスクから交換されない。 ローカルメモリの他の部分145は、ユーザプロ グラム(及びデータ)のページのために使用され、 これらのページは、オペレーティングシステムの 創御の下にグローパルメモリ 1 4 と 1 5 のエリア 146に交換される。グローパルメモリエリアし 42は、エリア146におけるユーザーページの ためのステージングエリア (staging area) とし て、またエリア147におけるディスクパッファ として使用される。もし全CPUがしブロックの データのライトを行うコード又はローカルメモリ

16からディスク148へのコードを実行するならば、ディスクパッファエリア147にコピーをするための時間は I / O プロセッサ 26 と 27に直接にそして I / O コントローラ 30 を介してディスク 148にコピーをする時間に比べて無視できるので、シーケンスは、その代わりディスクパッファエリア 147にライトを行うことである。次に、全CPUが他のコードの実行を進める間に、このディスクにライトをする動作が行われて、全CPUに対してトランスペアレントに、そのプロックをエリア 147からディスク 148へ移動する。同様な方法で、グローパルメモリエリア 146は、ディスク以外の I / O アクセス (例えばビデオ)の同様な処理のために、 I / O ステージングエリア 149を含んでマッピングされる。

第18回の物理的メモリマップは、各CPU内のプロセッサ40の仮想メモリ管理システムと関連する。第19回は、実施例において使用されたR2000プロセッサチップの仮想アドレスマップを図示する。しかしながら、ページングと保護

2 Gバイトの" k u s e g" として参照される単 数の一様な仮想アドレス空間150を利用できる。 各仮想アドレスはまた、最大64個のユーザーブ ロセスのための一銭的仮想アドレスを形成するた めに、6ビットのプロセスアイデンティファイア (PID) フィールドを用いて拡張される。ユー ザーモードにおけるこのセグメント150までの すべての参照は、TLB83を介してマッピング され、キャシュ144と145の使用は、TLB エントリにおける各ページエントリのためのピットセッティングによって快定される。すなわち、 あるページは、キャシュ可能で有り得るし、ある ページはプログラマによって特定されるのでキャ シュ可能でない。

核モードにあるとき、仮想メモリ空間は、第1 9 図の両エリア 1 5 0 と 1 5 1 を含む。この空間 は、4 つの別々のセグメント k u s e g エリア 1 5 0、 k s e g 0 エリア 1 5 2、 k s e g 1 エリ ア 1 5 3 及び k s e g 2 エリア 1 5 4 を有する。 核モードのための k u s e g エリア 1 5 0 のセグ メカニズムを備えた仮想メカニズム管理を支持する他のプロセッサチップが対応する特徴を備えるであろうことが理解される。

第19回において、2つの別々の2Gパイトの 理アドレス空間150と151が図示される。 プロセッサ40は、2つのモード、ユーザーモー ドと核モード、の1つで動作する。当該プロセッ サはただ、ユーザーモードにおいてエリア 150 をアクセスでき、もしくは依モードにおいて興エ リア150と151をアクセスすることができる。 核モードは、多くの計算機に備えられている監視 モードと同気である。プロセッサ40は、例外が 検出されてモードを核モードに強いるまでは、孟 常はユーザーモードで動作するように構成され、 ここで、例外からのリストア (RFE) 命令が実 行されるまで依モードにとどまる。メモリアドレ スが翻訳されすなわちマッピングされる方法は、 マイクロプロセッサのオペレーティングモードに 依存し、これはステイタスレジスタの1ピットに よって定義される。ユーザーモードにあるときに、

メントは、ユーザーモードの" kuseg" エリ アド対応して2Gパイトのサイズを有する。従っ て、依モードにおいて、プロセッサはまさにユー ザーモードの参照におけるようにこのセグメント に対して参照を行って、ユーザーデータへの核ア クセスを能率化する。kusegエリア150は、 ユーザーコードとユーザーデータを保持するため に使用される。しかし、オペレーティングシステ ムは、しばしばこの同じコード又はデータを参照 することを必要とする。上記kseg ①エリア 1 5 2は、物理的アドレス空間の初めの 5 1 2 Mパ イトに直接にマッピングされる512Mパイトの 核物理的アドレス空間であり、キャシュされるが、 TLB83を使用しない。このセグメントは、核 実行可能コードとある核データのために使用され、 ローカルメモリー6内に第18回のエリア143 によって安される。上記kseglエリア153 は、ksegOエリアと同様に、物理的アドレス 空間の初めの5l2Mパイトに直接にマッピング され、キャシュされず、TLBエントリを用いな

い。kseglエリアは、キャシュされないこと だけがksegOエリアと異なる。kseglエ リアは、I/Oレジスク、ROMコード及びディ スクパッファのためのオペレーティングシステム によって使用され、第18図の物理的マップのエ リア147と149に対応する。kseg2エリ アー54は、1Gパイトの空間であり、kuse gエリアのように、キャシュを用い又は用いずに、 任意の物理的アドレスに仮想アドレスをマッピン グするためのTLB83エントリを使用する。こ のkseg2エリアは、ユーザーモードにおいて アクセスできず、核モードにおいてのみアクセス できるということだけが、kusesエリア15 0と異なる。オペレーティングシステムは、ユー ザーページテーブル (メモリマップ) のためと動 的に割り当てられるデータエリアのために、コン テキストスイッチに再びマッピングしなければな らないスタックとパープロセスデータ (per-process data) のためにkseg2エリアを 使用する。kseg2エリアは、全てか無かのア

ト38-43と比較される。もし対の一方が64 の64ピットTLBエントリのいずれかに見いだ されるならば、対となったエントリのピット12 -31でのページフレーム数PFNは、(他の基 準が適合することを仮定して) 第3因のバス82 と42を介した出力として使用される。TLBエ ントリにおける他の【ビットの餡は、N,D,V 及びGを含む。ここで、Nはキャッシュできない 指標であり、もしセットされれば、ページはキャ シュできず、プロセッサは、キャシュ44又は4 5をまずアクセスする代わりにローカルメモリ又 はグローバルメモリをアクセスする。Dは、ライ トプロテクトビットであり、もしセットされれば、 ロケーションが「よごれ」ていて、従って、ライ ト可能であるが、もし0ならば、ライト動作はト ラップを起こすことを意味する。Vビットは、セッ トされれば、正当であることを意味し、単に正当 なピットを再セットするだけでTLBエントリを クリアできることを意味する。このVピットは、 このシステムのページのスワッピング配置におい

プローチを必要とするよりはむしろ、パーページ ペーシス (per page basis) への選択的キャシン グとマッピングを可能にする。

マイクロプロセッサチップのレジスタ76又は PC80とパス84での出力に発生される32ピッ トの仮想アドレスは、第20図に示される。ここ で分かるように、ビット0ー11は、第3図のバ ス42でのアドレスの下位12ビットとして無条 件に使用されるオフセットであり、ピット12ー 3 | tt、ビット29-3 | がkusegエリア、 kseg0エリア、kseglエリア及びkse g2エリアの間で選択する仮想ページ数(VPN) である。現在実行中のプロセスのためのプロセス アイデンティファイア (PID) は、TLBによっ てもアクセス可能なレジスタ内に格納される。 6 4ピットのTLBエントリは、同様に第20図に 表され、ここで分かるように、仮想アドレスから の29ピットVPNは、64ピットエントリのピッ ト44-63に位置される20ピットVPNフィ ールドと比較され、一方、同時に、PIDはビッ

て、ページがローカルメモリにあるかグローバル メモリにあるかを示すために使用される。Gビットは、正当なTLB翻訳のためのPIDマッチの 要請を無視するグローバルアクセスを許可するた めにある。

接置コントローラ30は、ローカルメモリに対してDMAを直接に行うことができない。従って、グローバルメモリは、DMAタイプのプロック転送(典型的にはディスク148などから)のためのステージングエリアとして使用される。CPUは、コントローラ(すなわちプログラムされたI/Oによって動作を開始しまた制御するために、コントローラ30において直接に動作を実行することができる。しかしながら、コントローラ30は、グローバルメモリに対するDMAを除いて、DMAを行うことができない。コントローラ30は、VMEパス(パス28)マスタになることができ、I/Oプロセッサ26又は27を介してメモリモジュール14と15内のグローバルメモリに直接にリード動作とライト動作を行う。

グローパルメモリとローカルメモリ(及びディ スク)との間のページのスワッピングは、ページ フォールトとエージングプロセスとの一方によっ て開始される。プロセスが実行中でありグローバ ルメモリ又はディスクにあるページから実行する こと又はそのページからアクセスをすることを飲 みるときに、ページフォールトが生じる。すなわ ち、TLB83は、ミスを示し、トラップが生じ るであろう。従って、核のローレベルトラップコ ードがページのロケーションを示し、ページのス ワッピングを開始するためのルーチンがエンター される。もし必要とされるページがグローバルメ モリ内にあるならば、一連のコマンドがDMAコ ントローラに送られて、最も少なく最近使用され たページをローカルメモリからグローバルメモリ に書き込み、その必要とされたページをグローバ ルメモリからローカルメモリに睫む出す。もしそ のページがディスクにあるならば、コマンドとア ドレス (セクタ) が、ディスクに行ってそのペー ジを得るためにCPUからコントローラ30に書

ないページについてマークしながら周期的にローカルメモリ内のページを通過していく。タスクスイッチはそれ自身ページのスワッピングを開始しないが、その代わり、新しいページがページフォールトをつくり始めたとき、ページは必要なだけスワッピングされ、スワッピングのための袋補は、最近は使用されていないものである。

もしメモリ参照がなされてLBミスが示されるが、しかしてLBミス例外から生じるページテーブルルックアップがそのページがローカルメモリ内にあることを示すならば、このページがローカルメモリ内にあることを示すためにTLBエントリがなされる。すなわち、プロセスは、TLBミスが起こったときに例外をとり、(核データ区分内の)ページテーブルに行き、テーブルエントリを見付け、TLBに対して書き込み、次に適むことが許される。しかし、もしメモリ参照がTLBミスを示し、ページテーブが、対応する物理アドレスが(8Mパイトの物理アドレスを越えて)グローバルメモリ内にあることを示すならば、TL

き込まれる。そして、メモリ参照をするプロセス が一時停止される。ディスクコントローラがデー タを見付けそれを送信する用食ができたとき、メ モリモジュールによって (CPUに到達せずに) 使用される割り込み信号が出力されて、グローバ ルメモリにそのページを き込むためにグローバ ルメモリへのDMAをディスクコントローラが始 めることを許可する。終了したときは、CPUは 割り込みされて、DMAコントローラの制御の下 にブロック転送を開始して、最も少なく使用され たページをローカルメモリからグローバルメモリ ヘスワッピングし、必要なページをローカルメモ りへ読み込む。次に、元のプロセスが再び実行(ラ ン) 可能にされ、その状態は元に戻され、元のメ モリ参照が再び生じ、ローカルメモリ内にその必 要なページを見付ける。ページのスワッピングを 跖角するもうしつのメカニズムは、エージングル ーチンであり、これにより、オペレーティングシ ステムは、各ページが最近使用されたか否かにつ いて又グローバルメモリへの押し出しを被ってい

Bエントリがこのページのために実行され、そし て、プロセスが再び続くとき、プロセスは、前と 阿様にTLB内にページエントリを見いだす。さ らに1つの例外は、正当なピットが0であって、 そのページが物理的にローカルメモリ内にないこ とを示すために採られる。そして、このときは、 例外は、グローバルメモリからローカルメモリに ページをスワッピングするルーチンをロードし、 そして実行が進むことができる。第3の状況では、 もしページテーブルが、メモリ参照のためのアド レスがローカルメモリやグローバルメモリ内に無 くディスクにあることを示すならば、システムは、 上に示されたように動作し、すなわち、プロセス はランキュー (run queue) を去り、スリープキュ ー (sleep queue) に入り、ディスク要求がなさ れ、ディスクがそのページをグローバルメモリに 転送しコマンド完了割り込み信号を出力したとき、 ページがグローバルメモリからローカルメモリヘ スワッピングされ、TLBは更新され、次にプロ セスは再び実行できる。

<プライベートメモリ>

. . . .

メモリモジュール14と15は同じ位置に同じ データを格納でき、全3個のCPU11、12及 び13はこれらのメモリモジュールに対して等し いアクセスを行うが、各メモリモジュールにはプ ライベートメモリとしてソフトウエア制 のもと で割り当てられた小さなエリアがある。例えば、 第21団に図示されるように、メモリモジュール 位置のマップのエリア155は、プライベートメ モリエリアとして呼ばれ、全CPUが「ブライベ ートメモリライト」コマンドをパス59に出力し たときにのみライト可能である。実施例では、ブ ライベートメモリエリア155は、各CPUモジュ ールのパスインターフェース56のレジスター5 6に含まれるアドレスで出発する4Kのページで ある。この出発アドレスは、CPUによってこの レジスタ156に書き込むことによってソフトウ エア制御のもとで変更できる。プライベートメモ リエリアし55は、さらに3個のCPUの間で分 割される。CPV-Aだけがエリア155aに害

レスの2ピットによって決定される。このプライ ペートライトの間に、全3個のCPUは、パス5 7に同じアドレスを示すが、パス58に異なった データを示す(この異なったデータは、例えばC PUへのステートキューである)。 メモリモジュ ールは、アドレスとコマンドをポートし、アドレ スパスに見られたアドレスフィールドの部分によっ て基づいてただ!個のCPUからデータを選択す る。CPUがデータをポートすることを可能にす るため、全3個のCPUは、両メモリモジュール 14と15内へ、CPUに一銭的なステート情報 の3個のプライベートタイト動作(パス21、2 2、23に3個のライト動作がある)を行う。各 ライト動作の間に、各CPUは、一義的データも 送信するが、ただ1個だけが各時間にアクセプト される。それで、全3個のCPUによって実行さ れるソフトウエアシーケンスは、(1)ロケーショ ン155aにストア、(2) ロケーション155 bにストア、 (3) ロケーション 1 5 5 c にスト アである。しかしながら、ただ1個のCPUから

き込むことができ、CPU-Bだけがエリア15 5 bに書く込むことができ、CPU−Cだけがエ リア155cに書く込むことができる。パス57 の1つのコマンド 号は、動作がプライベートラ イトであることをメモリモジュール14と15に 知らせるために、パスインターフェース56によっ てセットされる。そして、これは、ストア命令か らプロセッサ40によって発生されたアドレスに 対応してセットされる。アドレスのピット(およ びライトコマンド) は、(パスアドレスをレジス タ156の内容に比較する)パスインターフェー 「 ス内のデコーダー57によって検出され、バス5 7に対する「プライベートメモリライト」コマン ドを発生するために使用される。メモリモジュー ルでは、ライトコマンドがレジスタ94、95及 び96で検出され、ナドレスとコマンドが全てポ ート目貼100によって良好(すなわち一致して いる)とポートされたとき、制御回路100は、 ただ1何のCPUからのデータをパス101へと 強すことを許可し、これは、全CPUからのアド

のデータが実際には各時間に書き込まれ、そのデータはポートされない。なぜならば、異なっており又は異る可能性があり、そしてポートされるならばフォールトを示す可能性があるからである。次に、全CPUは、全3個のロケーション155a、155b、155cを読んで、ソフトウエアによりこのデータを比較することによってデータポートすることができる。このタイプの動作は、例えば診断に又は原因レジスタ(cause register)データをポートするための割り込みにおいて使用される。

プライベートライトのメカニズムは、フォールト検出と回復において使用される。例えば、もし全CPUがメモリリード要求をするときにパスエラー(メモリモジュール14又は15がパッドステイタス (bad status) をライン33ー1または33-2に戻すようなとき)を検出するような場合である。この点で、CPUは、他のCPUがメモリモジュールから同じステイタスを受け取っているか否かを知らない。CPUが故障で有り得る

し、そのステイタス検出回路が故障で有り得るし、 あるいは、示されたように、メモリが故障で有り 得る。それで、故障を分離するために、上述のバ スフォールトルーチンがエンターされたときに、 全3個のCPUは、前のリードの試みでメモリモ ジュールからまさに受信したステイタス情報のプ ライベートライト動作を行う。 次に、全3個のC PUは、他のCPUが書き込んだものを読み出し、 自分自身のメモリステイクス情報と比較する。も しそれらが一致するならば、メモリモジュールは、 オフラインでポートされる。もし一致せず、1個 のCPUがメモリモジュールに対して悪いステイ タスを示し他のCPUが良好なステイタスを示す ならば、CPUはオフラインでポートされる。

<フォールトトレラント電板>

第22因を参照して、好ましい実施側のシステ ムは、上述のCPUモジュール、メモリモジュー ル、1/0ブロセッサモジュール、1/0コント ローラ、及びディスクモジュールのオンラインで の交換と同様に、故障した電源モジュールをオン

4つの脳々の電力分配パスがこれらのパス [6] 6と167に含まれる。パルク電源164は、電 カパス166-1と167-1を駆動し、パルク電 額165は、電力パス166-2と167-2を**区** 動する。パッテリパック163は、パス166-3、167-3を駆動し、パス166-1と167 -2から再チャージされる。3個のCPU11、 12、13は、これらの4個の分配パスの異なっ た組み合わせから駆動される。

これらの36Vパス166と167に結合され た多数のDC-DCコンパータ168が、CPU モジュール 1 1、 1 2及び 1 3、メモリモジュー ル26と27、及び1/Oコントローラ30を何 々に関力を供給するために使用される。パルク質 御16と165は、また、3個のシステムファン 169と、パッテリパック162と163のため のパッテリチャージャに電力を供給する。各シス テム部品に対するこれらの別々のDC-DCコン パータを備えることにより、1個のコンパータの ・故障はシステムシャットダウンを生じず、その代

ラインで交換できるフォールトトレラントな電波 を使用できる。 第22図の回路で、交流電力ライ ン160は、電力分配ユニット161に直接に接 校され、このユニット161は、電力ラインのろ 波器、過波電流の抑圧器、及び短絡に対して保護 するためのサーキットプレーカを提供する。交流 電力ラインの故障に対して保護するために、定長 性のパッテリパック162と163が、順序正し いシステムシャットグウンを完了しうるような4 -1/2分の全システム電力を与える。2個のパッ テリパックの1個162又は163だけが、シス テムを安全にシャットダウンするために動作する のに必要である。

電力サブシステムは、2つの同一の交流から資 沈へのパルク電流164と165を増え、これら の電源は、高電力ファクタを備え、1対の36ポ ルト直流分配パス166と167にエネルギーを 供給する。このシステムは、動作中である1個の パルク電源164又は165を用いて、動作し統 けることが可能である。

わり、システムは、上述した故障回復モードの! つて動作を続け、故障した電面包品をシステム船 作中に交換できる。

この電源システムを、スタンドバイとオフの機 能を備えた手動スイッチか、もしくは保守・診断 電源の故障の場合に電源オン状態を自動的にオフ 状態とする保守・診断プロセッサし70からのソ フトウエア制御のもとでのいずれかで、シャット ダウンできる。

本発明は、特別な実施例を参照して説明された が、この説明は、制限的な意味でなされたのでは ない。開示された実施例の様々な変形が、本発明 の他の実施例と同様に、この説明を参照して当業 者に明らかである。従って、私付した特許請求の 範囲は、本発明の範囲内で実施例の任意のそのよ うな変更を含む。

4. 図面の簡単な説明

第1団は、本発明の一実施例によるコンピュー タシステムの電気回路のブロック図、

第2図は、第1図のCPUの電気回路のブロッ

ク図、

第3回は、第2回のCPUに使用されるマイクロプロセッサチップの電気回路のプロック図、

第4回と第5回はそれぞれ、第2回と第3回の CPUにおいて生じるイベントを時間の関数とし で示すタイミング図、

第6回は、第1回のコンピュータシステムにおける1個のメモリモジュールの電気回路のプロッ、 ク図、

第7回は、第1回のシステムにおけるメモリパスに対してCPUに生じるイベントを示すタイミング図、

第8 図は、第1 図のコンピュータシステムでの 1 個の 1 / 0 プロセッサの電気回路のプロック図、 第9 図は、第1 図のシステムでのメモリモジュ ールと 1 / 0 プロセッサの間の転送プロトコルの ためのイベントを示すタイミング図、

第10回は、第1回から第3回までのCPUにおける命令の実行のためのイベントを示すタイミング図、

第21回は、第1回、第2回、第3回及び第6 図のシステムにおいて使用されるグローパルメモ リモジュールのメモリマップにおける専用メモリ の位置の説明図、

第22図は、本発明の一実施例によるシステム で使用されるフォールトトレラント電源の回路図 である。

- 11.12.13 ··· プロセッサ (CPU) 、
- 14.15…メモリモジュール、
- 16…ローカルメモリ、
- 17…クロック発振器、
- 21. 22. 23 ··· // x.
- 24.25…入出力パス、
- 26,27…入出力プロセッサ、
- 28…バス、
- 29…パスインターフェースモジュール、
- 30…1/0コントローラ、
- 31…ラジアルライン、
- 32…システムステータスパス、
- 33…肯定応答/ステータスパス、 .

第10a図は、第10図の一部の詳細図、

第11回と第12回はそれぞれ、第1回から第 3回までのCPUにおける命令の実行のためのイベントを示す第10回と同様なタイミング図、

第13回は、第2回のCPUにおいて用いられる割り込み両期回路の電気回路のプロック図、

第14回、第15回、第16回及び第17回は それぞれ、第1回から第3回までのCPUでの命 令の実行のためのイベントを示す第10回または 第11回と同様なケイミング回であり、様々な場 面を説明している。

第18回は、第1回、第2回、第3回及び第6 回のシステムにおいて使用されるメモリの物理メ モリマップ図、

第19回は、第1回、第2回、第3回及び第6回のシステムにおいて使用されるメモリの仮想メモリマップ図、

第20回は、第2回または第3回によるCPU におけるマイクロプロセッサチップにおける仮想 アドレスとTLBエントリのフォーマットの図、

- 40…マイクロプロセッサチップ、
- 41.42.43…ローカルバス、
- 44, 45…キャッシュメモリ、
- 46…浮動小数点コプロセッサ、
- 50…ライトパッファ、
- 51…リードバッファ、
- 52…ライトバッファバイパス、
- 53…データバス、
- 54…アドレスパス、
- 55…制御パス、
- 56…パスインターフェース、
- 57…多重アドレス/データパス、
- 58…コマンドライン、
- 60…メモリコントローラ、
- 61…ローカルレジスタ、
- 62…不揮発性メモリ、
- 65…割り込み回路、
- 71…サイクルカウンタ、
- 72…リフレッシュカウンタ、
- 73…カウンタ、


特閒平2-202637 (39)


- 74…DMA回路、
- 76…レジスタ、
- 77 ... A L U.
- 78…シフタ、
- 8し…プロセッサバス構造、
- 82…命令デコーダ、
- 83…トランスレーションルックアサイドパッ
- ブァ (TLB)、
 - 84…仮想アドレスパス、
 - 87…パイプライン及びパス制御回路、
 - 91.92.93…入力/出力ポート、
- 94,95,96…レジスク、
 - 100…ポート回路、
 - 101…データバス、
 - 102…アドレスパス、
 - 103…コマンドバス、
 - 104 --- DRAM.
 - 105…メモリコントローラ、
 - 106…制御・ステーケスレジスケ、
 - 107…不揮発性RAM、


- 108…ライトプロテクト、
- 109…パスインターフェース、
- 110…アービトレータ回路、
- 114…リードレジスタ、
- 117…コントローラ、
- 118…リフレッシュカウンタ、
- 119…割り込みボート回路、
- 121.122 -- #-+.
- 123…双方向多重アドレス/データバス、
- 124…双方向コマンドパス、
- 126…ステートマシン、
- 127.128 ... > > + .
- 130…内部ステークス・制御レジスタ、
- 131…パスインターフェース、
- 132…マルチプレクサ、
- 133…制御・データ転送レジスタ、
- 135…何り込み分配器、
- 136…割り込みポーケ、
- 138…保持レジスタ、
- 141…ローカルメモリエリア、
- 142…グローバルメモリエリア、
- 143…核エリア、
- 144…核データエリア、
- 145…ユーザプログラムページェリア、
- 146…ユーザページエリア、
- 147…ディスクパッファエリア、
- 149…1/0ステージングエリア、
- 160…交流電力ライン、
- 161…電力分配ユニット、
- 162, 163…パッテリパック、
- 164, 165…パルク電源、
- 166, 167…直流分配パス、
- 168…DC-DCコンパータ、
- 169…システムファン、
- 170…保守・診断プロセッサ。
- 特許出額人 タンデム・コンピューターズ・

インコーポレイテッド


代 理 人 弁理士 青 山 葆 ほか]名









第 4 四





第 5 図







第フ図









第 10 図






第 12 図




第13図





第 14 図 EX_IRO CPU-A CPU-B CPU-C IRQ_A_PENDING I ī IRQ_B_PENDING ī I ī ī IRO_C_PENDING ī I IRQ_A IRQ_B Ō ī ī 180_C [ī ì ŧ, t₂ t, **L**4 t, t,


第 15 図




\$18**2**









第1頁の続き 優先権主張	@1988年12月 9 日	
②発 明 者		
७० ७ व		アメリカ合衆国 78727 テキサス、オースチン、ウイク
	ウエツト	リフ・レイン 12401番
@発明者	ケニス・シー・デイベ	アメリカ合衆国 78717 テキサス、オースチン、モノ
	ツカー	ナ・コウブ 15702番
@発明者	ニキール・エー・メー	アメリカ合衆国 78758 テキサス、オースチン、ブライ
	タ	リエ・ヘン・コウブ 1715番
@発明者	ジョン・デイビッド・	アメリカ合衆国 78703 テキサス、オースチン、ウィン
	アリソン	ザー・ロード 1406番、202号
@発明者	ロバート・ダブリユ	アメリカ合衆国 61821 イリノイ、シャンペイン、ロー
•	ー・ホースト	ブソン・パーク・ドライブ 2804番